沟槽二极管和功率半导体器件制造技术

技术编号:23764583 阅读:51 留言:0更新日期:2020-04-11 19:09
本实用新型专利技术公开了沟槽二极管和功率半导体器件,该沟槽二极管包括:第一沟槽,该第一沟槽设置在衬底材料中;绝缘层,该绝缘层设置在第一沟槽的表面上方;第一导电类型的第一半导体材料,该第一半导体材料设置在第一沟槽内;和第二导电类型的第二半导体材料,该第二半导体材料设置在第一沟槽内并且设置在第一沟槽中的第一半导体材料的上方。第一半导体材料的掺杂浓度至少是1×10

Trench diodes and power semiconductor devices

【技术实现步骤摘要】
沟槽二极管和功率半导体器件
本公开涉及沟槽二极管和功率半导体器件。
技术介绍
功率半导体器件用于许多不同的行业。这些行业中的一些行业,诸如电信、计算和收费系统,正在迅速地发展。这些行业将受益于改进的半导体器件特性,包括可靠性、开关速度和小型化。功率半导体器件使用用于在执行感应开关时进行静电放电(ESD)保护或钳位的齐纳二极管。常规的齐纳二极管是表面形成的齐纳二极管,其在MOSFET的沟槽栅极上方的厚绝缘体上形成,即在沟槽中已形成栅极多晶硅之后。因此,在沟槽MOSFET的形成之后,表面形成的齐纳二极管需要附加的多晶硅沉积和掩模注入。此外,由于常规的表面形成的齐纳二极管在沟槽MOSFET上方形成,因此常规的表面形成的齐纳二极管添加了表面拓扑,这使得在光刻期间对小特征进行图案化更加困难。常规的表面形成的齐纳二极管由于其增加的高度而在执行多个金属沉积过程时也触发阶梯覆盖问题。
技术实现思路
本申请的实施方案涉及沟槽二极管和功率半导体器件,其中,当在外延层中形成栅极多晶硅(或栅极结构)时,在外延层中形成沟槽二极管。在一个实施方案中本文档来自技高网...

【技术保护点】
1.一种沟槽二极管,其特征在于,包括:/n第一沟槽,所述第一沟槽设置在衬底材料中;/n绝缘层,所述绝缘层设置在所述第一沟槽的表面上方;/n第一导电类型的第一半导体材料,所述第一半导体材料设置在所述第一沟槽内;和/n第二导电类型的第二半导体材料,所述第二半导体材料设置在所述第一沟槽内并且设置在所述第一沟槽中的所述第一半导体材料的上方。/n

【技术特征摘要】
20180725 US 16/045,4111.一种沟槽二极管,其特征在于,包括:
第一沟槽,所述第一沟槽设置在衬底材料中;
绝缘层,所述绝缘层设置在所述第一沟槽的表面上方;
第一导电类型的第一半导体材料,所述第一半导体材料设置在所述第一沟槽内;和
第二导电类型的第二半导体材料,所述第二半导体材料设置在所述第一沟槽内并且设置在所述第一沟槽中的所述第一半导体材料的上方。


2.根据权利要求1所述的沟槽二极管,其中,所述第一半导体材料的掺杂浓度至少是1×1018/cm3,并且所述第二半导体材料的掺杂浓度至少是1×1017/cm3。


3.根据权利要求1所述的沟槽二极管,其中,所述衬底材料包括外延层,并且所述第一沟槽设置在所述外延层中;并且
其中,所述第一半导体材料是具有所述第一导电类型的多晶硅,以及所述第二半导体材料是具有所述第二导电类型的多晶硅,所述第二导电类型与所述第一导电类型不同。


4.根据权利要求1所述的沟槽二极管,还包括:
所述第二导电类型的第三半导体材料,所述第三半导体材料设置在所述第一沟槽内并且设置在所述第二半导体材料的上方,所述第三半导体材料的掺杂浓度高于所述第二半导体材料的掺杂浓度。


5.根据权利要求1所述的沟槽二极管,其中,所述沟槽二极管是功率半导体器件的一部分;并且
其中,所述功率半导体器件具有在所述衬底材料中限定的第二沟槽内的栅极结构,所述栅极结构由所述第一导电类型的所述第一半导体材料形成。


6.一种功率半导体器件,其...

【专利技术属性】
技术研发人员:朴锺镐胡尚寿李相龙金世云
申请(专利权)人:半导体元件工业有限责任公司
类型:新型
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1