用于数据并行单程序多数据(SPMD)执行的架构和方法技术

本申请公开了用于数据并行单程序多数据(SPMD)执行的架构和方法。一种用于数据并行单程序多数据(SPMD)执行的装置和方法。例如，处理器的一个实施例包括：指令取出电路，用于取出一个或多个主线程的指令；解码器，用于对这些指令进行解码以生成微操作；数据并行集群(DPC)，用于执行包括这些微操作的子集的微线程，该DPC进一步包括：多个执行通道，用于执行对微线程的并行执行；指令解码队列(IDQ)，用于在执行之前存储微操作；以及调度器，用于基于包括指令指针(IP)值的相关联的变量来评估微线程，该调度器用于基于该评估而将微线程成组为片段以供在执行通道上进行并行执行。

Architecture and method for SPMD execution

【技术实现步骤摘要】
用于数据并行单程序多数据(SPMD)执行的架构和方法
技术介绍

本专利技术的实施例总体上涉及计算机处理器的领域。更具体地，实施例涉及一种用于数据并行单程序多数据(SPMD)执行的装置和方法。相关技术描述指令集或指令集架构(ISA)是计算机架构中涉及编程的部分，包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置、以及外部输入和输出(I/O)。应当注意，术语“指令”在本文中一般是指宏指令——即，提供给处理器以供执行的指令——而不是微指令或微操作——即，该微指令或微操是处理器的解码器对宏指令进行解码的结果。微指令或微操作可以被配置成用于指示处理器上的执行单元执行操作以实现与宏指令相关联的逻辑。ISA与微架构不同，微架构是用于实现指令集的处理器设计技术的集合。具有不同微架构的处理器可以共享公共指令集。例如，奔腾4(Pentium4)处理器、酷睿TM(CoreTM)处理器、以及来自加利福尼亚州桑尼威尔(Sunnyvale)的超微半导体有限公司(AdvancedMicroDevices,Inc.)的多个处理器本文档来自技高网...

【技术保护点】
1.一种处理器，包括：/n指令取出电路，用于取出一个或多个主线程的指令；/n解码器，用于对所述指令进行解码以生成微操作；/n数据并行集群DPC，用于执行包括所述微操作的子集的微线程，所述DPC进一步包括：/n多个执行通道，用于执行对所述微线程的并行执行；/n指令解码队列IDQ，用于在执行之前存储所述微操作；以及/n调度器，用于基于包括指令指针IP值的相关联的变量来评估所述微线程，所述调度器用于基于所述评估而将微线程成组为片段以供在所述执行通道上进行并行执行。/n

【技术特征摘要】
20180929 US 16/147,6921.一种处理器，包括：
指令取出电路，用于取出一个或多个主线程的指令；
解码器，用于对所述指令进行解码以生成微操作；
数据并行集群DPC，用于执行包括所述微操作的子集的微线程，所述DPC进一步包括：
多个执行通道，用于执行对所述微线程的并行执行；
指令解码队列IDQ，用于在执行之前存储所述微操作；以及
调度器，用于基于包括指令指针IP值的相关联的变量来评估所述微线程，所述调度器用于基于所述评估而将微线程成组为片段以供在所述执行通道上进行并行执行。


2.如权利要求1所述的处理器，其中，所述调度器用于基于IP值而将所述微线程成组为片段，以引起微线程收敛。


3.如权利要求1所述的处理器，其中，片段包括相关联的微线程的集合。


4.如权利要求2或3所述的处理器，进一步包括：
再收敛电路，用于由所述调度器使用来确定执行所述片段所按照的次序，所述再收敛电路包括用于存储与每个片段相关联的变量的数据结构。


5.如权利要求4所述的处理器，其中，所述再收敛电路被配置成用于基于所有片段的变量的比较来生成用于标识将要执行的下一片段的信号。


6.如权利要求5所述的处理器，其中，所述比较包括所述片段的所述IP值的比较，并且其中，具有最小IP值的片段将被选择以供执行通道执行。


7.如权利要求1或6所述的处理器，其中，所述DPC进一步包括：
掩码存储，用于存储具有与每个并行执行通道相关联的至少一个值的执行掩码。


8.如权利要求7所述的处理器，其中，所述DPC用于基于与所述通道相关联的值来启用或禁用用于执行每个片段或微线程的执行通道。


9.如权利要求8所述的处理器，其中，所述执行掩码将针对每个片段或微线程而被动态地更新，由此启用执行所述片段或微线程所需的数个通道。


10.如权利要求1或9所述的处理器，其中，所述DPC进一步包括：
数据高速缓存，用于存储执行所述片段将使用的数据；
转换后备缓冲器TLB，用于存储虚拟到物理地址转换以用于访问系统存储器。


11.如权利要求1或10所述的处理器，其中，所述DPC的每个通道进一步包括：
寄存器堆，用于存储与执行片段相关联的数据；
张量算术逻辑单元TALU，用于处理与执行片段相关联的张量数据；以及
地址生成单元，用于生成执行每个片段所需的地址。


12.一种方法，包括：
取出一个或多个主线程的指令；
对所述指令进行解码以生成微操作；
标识包括所述微操作的子集的微线程；
基于包括指令指针IP值的相关联的变量来评估所述微线程；以及
基于所述评估而将所述微线程成组为片段，以供在多个并行执行通道上进行并行执行。


13.如权利要求12所述的方法，其中，所述微线程基于所述IP值而被成组为片段，以引起微线程收敛。


14.如权利要求12所述的方法，其中，片段包括相关联的微线程的集合。


15.如权利要求13或14所述的方法，进一步包括：
使用存储与每个片段相关联的变量的数据...

【专利技术属性】
技术研发人员：J·皮尔斯，D·谢菲尔德，S·斯里尼瓦桑，J·库克，D·马尔，A·达瓦雷，A·阿尤波夫，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US