【技术实现步骤摘要】
用于电路设计的检查系统以及检查方法
本专利技术涉及一种用于电路设计的检查系统以及检查方法，且特别涉及一种提高电路设计效率的检查系统以及检查方法。
技术介绍
随着电子产品的规格、效能不断提高，电子产品的电路设计将越来越复杂。为了能够快速、准确分析电子产品的电路设计是否能够满足规格及/或效能上的要求，利用模拟进行分析是主要的作法之一。模拟工程师利用模拟软件汇入布局设计图，并且进行相关的参数设定，即可利用模拟软件分析，并可进一步提出对应的解决方案。然而，电路图是由电子工程师设计，而布局设计图是由布局工程师设计。在现有的作法中，模拟工程师经常需要进行电路设定以进行模拟。如果电路设定错误，或是布局设计图有开路、短路等错误情况，都会影响模拟结果的正确性。此时往往需要模拟工程师、电子工程师以及布局工程师来进行协同检查，排除所有错误之后才可进行模拟，费时费力，也因此增加模拟所需要花费的时间。如果通过程序语法转换，将模拟所需的相关设定通过表格转换，自动化完成所有设定，可以大幅缩短模拟所需要的时间。但只要布局设计图尚未完成，有任...
【技术保护点】
1.一种用于电路设计的检查系统，适用于检查电路表与布局设计图，其特征在于，所述检查系统包括：/n电路表检查模块，用以接收所述电路表中对应于多个元件的多个耦接点的信号连接信息，依据所述信号连接信息判断所述电路表是否符合多层的树状结构，并提供电路表检查结果；以及/n布局设计图检查模块，用以接收所述信号连接信息以及所述布局设计图，依据所述信号连接信息判断所述布局设计图是否有误，并提供布局设计图检查结果。/n
【技术特征摘要】
20180921 TW 1071333561.一种用于电路设计的检查系统，适用于检查电路表与布局设计图，其特征在于，所述检查系统包括：
电路表检查模块，用以接收所述电路表中对应于多个元件的多个耦接点的信号连接信息，依据所述信号连接信息判断所述电路表是否符合多层的树状结构，并提供电路表检查结果；以及
布局设计图检查模块，用以接收所述信号连接信息以及所述布局设计图，依据所述信号连接信息判断所述布局设计图是否有误，并提供布局设计图检查结果。
2.根据权利要求1所述的用于电路设计的检查系统，其特征在于，所述电路表检查模块还用以：
将记录于所述电路表的所述多个元件区别为记录于所述电路表的第1层的至少一起始元件以及记录于所述电路表的第2层的至少一第2层元件，
判断各所述至少一第2层元件的第一耦接点是否至少连接至下列两者其中之一：所述至少一起始元件的至少其中之一的第一耦接点及其他所述至少一第2层元件的至少其中之一的第一耦接点，
当各所述至少一第2层元件的所述第一耦接点连接至所述至少一起始元件的至少其中之一的所述第一耦接点及其他所述至少一第2层元件的至少其中之一的所述第一耦接点的至少其中之一时，则判断所述第1层的至少一起始元件及所述第2层的至少一第2层元件的连接关系为正确。
3.根据权利要求2所述的用于电路设计的检查系统，其特征在于，所述电路表检查模块还用以：
将记录于所述电路表的所述至少一起始元件及所述至少一第2层元件以外的元件区别为记录于所述电路表的第K层的至少一第K层元件，其中K是大于2的正整数，
判断各所述至少一第K层元件的第一耦接点是否至少连接至下列两者其中之一：记录于第K-1层的至少一第K-1层元件的至少其中之一的第二耦接点及其他所述至少一第K层元件的至少其中之一的第一耦接点，
当各所述至少一第K层元件的所述第一耦接点连接至记录于所述第K-1层的所述至少一第K-1层元件的至少其中之一的所述第二耦接点以及其他所述至少一第K层元件的至少其中之一的所述第一耦接点时，则判断所述至少一第K-1层元件及所述至少一第K层元件的连接关系为正确。
4.根据权利要求3所述的用于电路设计的检查系统，其特征在于，所述电路表检查模块还用以：
依据检查错误记录提供对应于检查错误的所述电路表检查结果。
5.根据权利要求1所述的用于电路设计的检查系统，其特征在于，所述电路表检查模块还用以：
将记录于所述电路表的所述多个元件区别为记录于所述电路表的第1层的至少一起始元件以及记录于所述电路表的第2层的至少一第2层元件，
判断所述至少一第2层元件中，记录于所述电路表的第R列的第2层元件的第一耦接点是否至少连接至下列两者其中之一：所述至少一起始元件的至少其中之一的第一耦接点及其他所述至少一第2层元件的至少其中之一的第一耦接点，
当记录于所述电路表的第R列的第2层元件的所述第一耦接点连接至所述至少一起始元件的至少其中之一的所述第一耦接点及其他所述至少一第2层元件的至少其中之一的所述第一耦接点的至少其中之一时，则判断所述第1层的至少一起始元件及记录于所述电路表的第R列的第2层元件的连接关系为正确，
其中R为正整数。
6.根据权利要求5所述的用于电路设计的检查系统，其特征在于，所述电路表检查模块还用以：
将记录于所述电路表的所述至少一起始元件及所述至少一第2层元件以外的元件区别为记录于所述电路表的第K层的至少一第K层元件，其中K是大于2的正整数，
判断所述至少一第K层元件中，记录于所述电路表的第R列的第K层元件的第一耦接点是否至少连接至下列两者其中之一：记录于第K-1层的至少一第K-1层元件的至少其中之一的第二耦接点及其他所述至少一第K层元件的至少其中之一的第一耦接点，
当记录于所述电路表的第R列的第K层元件的所述第一耦接点连接至记录于所述第K-1层的所述至少一第K-1层元件的至少其中之一的所述第二耦接点以及其他所述至少一第K层元件的至少其中之一的所述第一耦接点时，则判断所述至少一第K-1层元件及记录于所述电路表的第R列的第K层元件的连接关系为正确。
7.根据权利要求1所述的用于电路设计的检查系统，其特征在于，所述电路表检查模块用以：
依据正确的所述信号连接信息判断所述多个耦接点的任一是否连接到不同的信号线；
当判断出所述多个耦接点的任一连接到多个不同的信号线时，提供对应于所述多个耦接点的任一的短路连接状况的检查错误记录。
8.根据权利要求1所述的用于电路设计的检查系统，其特征在于，所述布局设计图检查模块用以：
比对记录于所述电路表的所述多个元件的多个元件名称与记录于所述布局设计图的多个元件名称是否相同；
检查所述布局设计图以判断所述电路表中的信号线和所述多个元件是否在布局设计图中正确相连接；以及
检查所述布局设计图以判断所述电路表中的信号线和所述多个元件是否在所述布局设计图中存在任何开路或短路现象。
9.一种用于电路设计的检查方法，适用于检查电路表与布局设计图，其特征在于，所述检查方法包括：
接收所述电路表中对应于多个元件的多个...
【专利技术属性】
技术研发人员：廖德裕，
申请(专利权)人：和硕联合科技股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。