一种移相全桥电路拓扑低压输出机构及低压输出方法技术

本发明专利技术涉及一种移相全桥电路拓扑低压输出机构，包括变压器T、移相全桥电路、整流电路以及LC滤波电路，所述变压器T的原边与移相全桥电路相连，所述移相全桥电路与外界电源相连，所述变压器T副边与整流电路相连，所述整流电路与LC滤波电路相连。本发明专利技术还公开了一种输出低压方法，本发明专利技术中，通过外界电源与移相全桥电路相连进行供电，且外界电源为直流电源，再依次经过移相全桥电路、变压器T、整流电路以及滤波电路进行输出电压，使得能量通过变压器T传递到变压器T副边时，在空载或轻载情况下，即使输出端没有足够的负载，也能够输出低压。

A phase shifted full bridge topology low voltage output mechanism and low voltage output method

【技术实现步骤摘要】
一种移相全桥电路拓扑低压输出机构及低压输出方法
本专利技术涉及电子设备测量测试领域，具体涉及一种移相全桥电路拓扑低压输出机构及低压输出方法。
技术介绍
在电子
，直流测试电源是电力电子企业必不可少的测试仪器之一，由于被测设备种类繁多，功能各异，所以就要求直流测试电源能够提供宽范围输出，以满足各种测试环境，而移相全桥是目前高频直流测试电源常用的一种拓扑结构。公开号为“CN104467434B”的专利技术专利公开了一种用于双主动全桥直流变换器的暂态移相控制方法，属于电力电子
；该方法包括，在稳态期间，将双主动全桥直流变换器中的第一全桥的交流输出侧调整为占空比为50％的方波vh1，相位固定；将双主动全桥直流变换器中的第二全桥的交流输出侧也调整为占空比为50％的方波vh2，方波vh2和vh1的上升沿和下降沿之间均有一个相等的移相角；暂态时，移相角从第一开关周期T1的移相角D1变化到第二开关周期T2的移相角D2，在第二开关周期T2中，调整方波vh2的上升沿(或下降沿)与方波vh1的上升沿(或下降沿)之间的移相角为D20，调整方波vh2的下降沿(或上升沿)与方波vh1的下降沿(或上升沿)具有移相角D2。但是该专利中，全桥拓扑由于受现有半导体器件发展水平的限制，导致当移相角移到“0”时，原边还是会有能量向副边传递；这一特性直接导致了使用移相全桥拓扑的直流测试电源空载或轻载时无法输出低压。在现有的移相全桥拓扑的直流测试电源中，由于受现有半导体器件发展水平的限制，导致了使用移相全桥拓扑的直流测试电源空载或轻载时无法输出低压；常用的解决方法是通过加死负载，这种方法一方面大大地降低了电源本身的效率，另一发面也会令电源体积、成本有所增加。
技术实现思路
本专利技术所要解决的技术问题在于如何解决移相全桥拓扑的直流测试电源空载或轻载时无法输出低压的问题。本专利技术通过以下技术手段实现解决上述技术问题的：一种移相全桥电路拓扑低压输出机构，包括变压器T、移相全桥电路、整流电路、LC滤波电路、控制模块，所述变压器T的原边与移相全桥电路相连，所述移相全桥电路与外界电源相连，所述变压器T副边与整流电路相连，所述整流电路与LC滤波电路相连；所述移相全桥电路还与控制模块电性相连。通过外界电源与移相全桥电路相连进行供电，且外界电源为直流电源，再依次经过移相全桥电路、变压器T、整流电路以及滤波电路进行输出，通过控制模块，控制驱动信号发送至移相全桥电路处，在移相全桥电路的作用下，使得能量通过变压器T传递到变压器T副边时，在空载或轻载情况下，也能够输出低压。作为本专利技术进一步的方案：所述移相全桥电路包括电容C1、电容C2、电容C3、电容C4、电容C5、MOS管Q1、MOS管Q2、MOS管Q3、MOS管Q4、二极管D1、二极管D2、二极管D3、二极管D4、电感L1、电感L2、电容C2，其中，所述电容C1的一端通过母线Vbus+与外界的直流电源正极电性连接，所述电容C1的另一端通过母线Vbus-与外界的直流电源负极电性连接，所述电容C1与直流电源正极相连的一端还分别与MOS管Q1的源极、MOS管Q3的源极电性连接，所述电容C1与直流电源负极相连的一端还分别与MOS管Q2的漏极、MOS管Q4的漏极电性相连；所述MOS管Q1的源极与电容C2电性的一端相连，所述电容C2的另一端与MOS管Q1的漏极电性相连，所述电容C2与二极管D1并联后连接在MOS管Q1的源极和漏极之间，其中所述二极管D1的负极与MOS管Q1的源极电性连接，所述二极管D2的正极与MOS管Q1的漏极电性连接；所述MOS管Q1的漏极还与MOS管Q2的源极电性连接，所述MOS管Q2的源极还与电容C3的一端电性连接，所述电容C3的另一端与MOS管Q2的漏极电性相连，所述电容C3与二极管D2并联后连接在MOS管Q2的源极和漏极之间，其中，所述二极管D2的负极与MOS管Q2的源极电性连接，所述二极管D2的正极与MOS管Q2的漏极电性连接；所述MOS管Q3的源极还与电容C4的一端电性相连，所述电容C4的另一端与MOS管Q3的漏极电性相连，所述电容C4与二极管D3并联后连接在MOS管Q3的源极和漏极之间，其中，所述二极管D3的正极与MOS管Q3的源极电性相连，所述二极管D3的负极与MOS管Q3的漏极相连；所述MOS管Q3的漏极还与MOS管Q4的栅极电性相连，所述MOS管Q4的源极与电容C5的一端电性相连，所述电容C5的另一端与MOS管Q4的漏极电性相连，所述电容C5与二极管D4并联后连接在MOS管Q4的源极和漏极之间，其中，所述二极管D4的负极与MOS管Q4的源极电性相连，所述二极管D4的正极与MOS管Q4的漏极电性相连。所述MOS管Q1的漏极与MOS管Q2的源极相连的一端电感L1的一端电性相连，所述电感L1的另一端与电容C6的一端电性相连，所述电容C6的另一端与电感L2的一端电性相连，所述电感L2的另一端与变压器T3原边的一端电性相连，所述变压器T3原边的另一端与所述MOS管Q4的源极电性相连。工作时，直流电源的电压加在母线Vbus+与Vbus-之间，通过数字控制芯片DSP发出的脉冲驱动信号来控制MOS管Q1、MOS管Q2、MOS管Q3、MOS管Q4的导通与截止，而移相模式下，所有MOS管始终以50％占空比导通(此时忽略死区，实际应用时应根据驱动电路及开关频率合理设置死区时间)，DSP通过调节MOS管Q1、MOS管Q2之间的移相角大小以及MOS管Q3、MOS管Q4之间的移相角的大小，从而来实现输出电压及功率的改变。作为本专利技术进一步的方案：所述控制模块包括FPGA、控制器，所述MOS管Q1的栅极与FPGA的A*输出端电性相连，所述MOS管Q2的栅极与FPGA的B*输出端电性相连，所述MOS管Q3的栅极与FPGA的C*输出端电性相连，所述MOS管Q4的栅极与FPGA的D*输出端电性相连，所述控制器的输出端与FPGA的输入端电性相连。作为本专利技术进一步的方案：所述整流电路中包括二极管D5、二极管D6、二极管D7、二极管D8，其中，所述变压器T3副边的一端与二极管D5的正极电性相连，所述变压器T3副边的另一端与二极管D8的负极相连，所述二极管D5的负极与二极管D6的负极电性相连，所述二极管D6的正极与二极管D8的负极电性相连，所述二极管D8的正极与二极管D7的正极电性相连，所述二极管D7的负极与二极管D5的正极电性相连。作为本专利技术进一步的方案：所述LC滤波电路包括电感L3、电容C7、电阻R，其中，所述二极管D5的负极与二极管D6的负极相连的一端与电感L3的一端电性相连，所述电感L3的另一端与电容C7的一端电性相连，所述电容C7的另一端与二极管D7、二极管D8正极相连的一端电性相连，所述电容C7与电阻R并联；电阻R用来输出电压。通过LC滤波电路，干扰信号大部分将被电感L3阻止吸收变成磁感和热能，剩下的大部分被电容C3旁路到地，这就可以抑制干扰信号的作用，在输出端就获得比较纯净的直流电流。本文档来自技高网...

【技术保护点】
1.一种移相全桥电路拓扑低压输出机构，其特征在于，包括变压器T(3)、移相全桥电路(2)、整流电路(4)、LC滤波电路、控制模块(1)，所述变压器T(3)的原边与移相全桥电路(2)相连，所述移相全桥电路(2)与外界电源相连，所述变压器T(3)副边与整流电路(4)相连，所述整流电路(4)与LC滤波电路(5)相连，所述移相全桥电路(2)还与控制模块(1)电性相连。/n

【技术特征摘要】
1.一种移相全桥电路拓扑低压输出机构，其特征在于，包括变压器T(3)、移相全桥电路(2)、整流电路(4)、LC滤波电路、控制模块(1)，所述变压器T(3)的原边与移相全桥电路(2)相连，所述移相全桥电路(2)与外界电源相连，所述变压器T(3)副边与整流电路(4)相连，所述整流电路(4)与LC滤波电路(5)相连，所述移相全桥电路(2)还与控制模块(1)电性相连。


2.根据权利要求1所述的移相全桥电路拓扑低压输出机构，其特征在于，所述移相全桥电路(2)包括电容C1、电容C2、电容C3、电容C4、电容C5、电容C6、MOS管Q1、MOS管Q2、MOS管Q3、MOS管Q4、二极管D1、二极管D2、二极管D3、二极管D4、电感L1、电感L2，其中，
所述电容C1的一端通过母线Vbus+与外界的直流电源正极电性连接，所述电容C1的另一端通过母线Vbus-与外界的直流电源负极电性连接，所述电容C1与直流电源正极相连的一端还分别与MOS管Q1的源极、MOS管Q3的源极电性连接，所述电容C1与直流电源负极相连的一端还分别与MOS管Q2的漏极、MOS管Q4的漏极电性相连；
所述MOS管Q1的源极与电容C2电性的一端相连，所述电容C2的另一端与MOS管Q1的漏极电性相连，所述电容C2与二极管D1并联后连接在MOS管Q1的源极和漏极之间，其中所述二极管D1的负极与MOS管Q1的源极电性连接，所述二极管D2的正极与MOS管Q1的漏极电性连接；
所述MOS管Q1的漏极还与MOS管Q2的源极电性连接；所述MOS管Q2的源极还与电容C3的一端电性连接，所述电容C3的另一端与MOS管Q2的漏极电性相连，所述电容C3与二极管D2并联后连接在MOS管Q2的源极和漏极之间，其中，所述二极管D2的负极与MOS管Q2的源极电性连接，所述二极管D2的正极与MOS管Q2的漏极电性连接；
所述MOS管Q3的源极还与电容C4的一端电性相连，所述电容C4的另一端与MOS管Q3的漏极电性相连，所述电容C4与二极管D3并联后连接在MOS管Q3的源极和漏极之间，其中，所述二极管D3的正极与MOS管Q3的源极电性相连，所述二极管D3的负极与MOS管Q3的漏极相连；
所述MOS管Q3的漏极还与MOS管Q4的栅极电性相连；所述MOS管Q4的栅极与FPGA的D*输出端电性相连，所述MOS管Q4的源极与电容C5的一端电性相连，所述电容C5的另一端与MOS管Q4的漏极电性相连，所述电容C5与二极管D4并联后连接在MOS管Q4的源极和漏极之间，其中，所述二极管D4的负极与MOS管Q4的源极电性相连，所述二极管D4的正极与MOS管Q4的漏极电性相连；
所述MOS管Q1的漏极与MOS管Q2的源极相连的一端电感L1的一端电性相连，所述电感L1的另一端与电容C6的一端电性相连，所述电容C6的另一端与电感L2的一端电性相连，所述电感L2的另一端与变压器T3原边的一端电性相连，所述变压器T3原边的另一端与所述MOS管Q4的源极电性相连。


3.根据权利要求2所述的一种移相全桥电路拓...

【专利技术属性】
技术研发人员：钟钢炜，赵涛，蔡振鸿，唐德平，
申请(专利权)人：合肥科威尔电源系统股份有限公司，
类型：发明
国别省市：安徽;34