【技术实现步骤摘要】
包括边缘终端结构的III-V半导体器件及其形成方法
本专利技术构思涉及一种形成包括边缘终端结构的III-V半导体器件的方法。本专利技术构思进一步涉及III-V半导体器件。
技术介绍
在过去的几十年中，III-V半导体器件已逐渐取代传统的硅基器件，用于需要高击穿电压的电源应用。例如，GaN是用于诸如垂直沟道半导体器件之类的电源应用的有前景的材料。然而，此类器件的边缘终端相比于比平行平面结构通常具有更低的击穿电压。这可能导致在有源器件部分击穿之前器件边缘的不期望的击穿。
技术实现思路
本专利技术构思的目的是提供一种适用于功率应用并具有允许经提高的击穿电压的边缘终端结构的III-V半导体器件。可以从以下描述理解进一步的或替代的目的。根据本专利技术构思的第一方面，提供一种用于形成III-V半导体器件的方法，包括：形成III-V半导体层堆叠，该堆叠在自底向上方向上包括：漏极接触层、漂移层、沟道层、体接触层和源极接触层，其中漏极接触层、漂移层和源极接触层具有第一导电类型，而沟道层和体接触层具有与第一导...
【技术保护点】
1.一种形成III-V半导体器件(1)的方法，包括：/n形成III-V半导体层堆叠(10)，所述III-V半导体层堆叠在自底向上方向上包括：漏极接触层(14)、漂移层(16)、沟道层(18)、体接触层(19)和源极接触层(20)，其中所述漏极接触层(14)、所述漂移层(16)和所述源极接触层(20)具有第一导电类型，而所述沟道层(18)和所述体接触层(19)具有与所述第一导电类型相反的第二导电类型，/n形成延伸穿过所述源极接触层(20)、所述体接触层(19)和所述沟道层(18)的一组栅极结构(24)，/n形成与所述源极接触层(20)相接触的一组源极接触(26)，以及/n形成...
【技术特征摘要】
20180919 EP 18195332.41.一种形成III-V半导体器件(1)的方法，包括：
形成III-V半导体层堆叠(10)，所述III-V半导体层堆叠在自底向上方向上包括：漏极接触层(14)、漂移层(16)、沟道层(18)、体接触层(19)和源极接触层(20)，其中所述漏极接触层(14)、所述漂移层(16)和所述源极接触层(20)具有第一导电类型，而所述沟道层(18)和所述体接触层(19)具有与所述第一导电类型相反的第二导电类型，
形成延伸穿过所述源极接触层(20)、所述体接触层(19)和所述沟道层(18)的一组栅极结构(24)，
形成与所述源极接触层(20)相接触的一组源极接触(26)，以及
形成边缘终端结构，其中形成所述边缘终端结构包括：
形成延伸穿过所述层堆叠(10)并接触所述漏极接触层(14)的漏极接触(28)，以及
形成绝缘区域(30、32)，所述绝缘区域穿过所述层堆叠(10)垂直地延伸到所述沟道层(18)中以使得所述沟道层(18)的厚度部分(18a)保留在所述绝缘区域(30、32)的底部以下，其中所述沟道层的剩余厚度部分(18a)形成减小的表面场RESURF层。
2.根据权利要求1所述的方法，其特征在于，其中所述沟道层(18)外延地生长在所述漂移层(16)上，并且所述体接触层(19)外延地生长在所述沟道层(18)上，并且其中所述沟道层(18)和所述体接触层(19)被原位掺杂以形成所述第二导电类型的层。
3.根据任一前述权利要求所述的方法，其特征在于，所述体接触层(19)的掺杂浓度大于所述沟道层(18)的掺杂浓度。
4.根据任一前述权利要求所述的方法，其特征在于，所述沟道层(18)包括GaN。
5.根据任一前述权利要求所述的方法，其特征在于，所述RESURF层的掺杂剂剂量落在1E13at/cm2至3E13at/cm2的范围内。
6.根据任一前述权利要求所述的方法，其特征在于，所述绝缘区域(30、32)的长度尺寸被形成为大于所述漂移层(16)的厚度尺寸。
7.根据任一前述权利要求所述的方法，其特征在于，形成所述边缘终端结构包括穿过所述层堆叠(10)蚀刻沟槽(30)并且在所述沟道层(18)内停止所述蚀刻，以及在所述沟槽(30)内沉积绝缘材料(32)。
8.根据任一前述权利要求所述的方法，其特征在于，进一步包括：
通过在与所述绝缘区域(30、3...
【专利技术属性】
技术研发人员：B·贝克鲁特，
申请(专利权)人：IMEC非营利协会，根特大学，
类型：发明
国别省市：比利时;BE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。