一种包络检测电路制造技术

本发明专利技术公开了一种包络检测电路，该电路包括比较模块和整形模块。所述比较模块包括用于输入第一接收信号的第一信号输入端，用于输入第二接收信号的第二信号输入端，用于输出第一比较信号的第一信号输出端，以及用于输出第二比较信号的第二信号输出端。所述整形模块包括与所述第一信号输出端连接的第三信号输入端，与所述第二信号输出端连接的第四信号输入端，以及用于输出包络检测信号的第三信号输出端。所述包络检测电路，不需要参考信号产生电路，只需要比较模块和整形模块就可以输出稳定的包络检测信号，降低了系统复杂度，电路结构简单，成本相对较低。

An envelope detection circuit

【技术实现步骤摘要】
一种包络检测电路
本专利技术属于电子
，尤其涉及一种包络检测电路。
技术介绍
在串行高速接口中，通常使用差分信号进行传输，闲置状态下，两个差分信号的幅度都接近0，因此，接收端除了常规的差分放大电路之外，还需要一个包络检测电路，从而区分闲置状态跟工作状态，以及区分出有用信号，另外，由于传输路径上的损耗，可能导致接收端看到的信号衰减到太小的幅度，影响到数据恢复的准确率，需要包络检测电路识别出该情形，并通知下级电路，避免作出错误响应。例如，USB2.0规范就明确定义了，要求一个包络检测电路，将100mV以下的信号检测出来，将其视为无效数据。授权公告号为CN105577580B的中国专利技术专利公开了一种包络检测装置，其包含一运算电路、一参考信号产生电路和一比较电路，运算电路根据传输信号与至少一参考信号来产生一组运算输出，比较电路比较运算输出，产生比较结果。该装置的电路结构相对复杂，成本相对较高。
技术实现思路
本专利技术提出一种包络检测电路，其电路结构简单，成本相对较低。具体方案如下：一种包络检测电路，包括：本文档来自技高网...

【技术保护点】
1.一种包络检测电路，其特征在于，包括：/n比较模块，所述比较模块包括：用于输入第一接收信号的第一信号输入端，用于输入第二接收信号的第二信号输入端，用于输出第一比较信号的第一信号输出端，以及用于输出第二比较信号的第二信号输出端；/n用于对所述第一比较信号和所述第二比较信号进行整形处理并输出包络检测信号的整形模块，所述整形模块与所述比较模块连接，所述整形模块包括：与所述第一信号输出端连接的第三信号输入端，与所述第二信号输出端连接的第四信号输入端，以及用于输出包络检测信号的第三信号输出端。/n

【技术特征摘要】
1.一种包络检测电路，其特征在于，包括：
比较模块，所述比较模块包括：用于输入第一接收信号的第一信号输入端，用于输入第二接收信号的第二信号输入端，用于输出第一比较信号的第一信号输出端，以及用于输出第二比较信号的第二信号输出端；
用于对所述第一比较信号和所述第二比较信号进行整形处理并输出包络检测信号的整形模块，所述整形模块与所述比较模块连接，所述整形模块包括：与所述第一信号输出端连接的第三信号输入端，与所述第二信号输出端连接的第四信号输入端，以及用于输出包络检测信号的第三信号输出端。


2.根据权利要求1所述的包络检测电路，其特征在于：
所述比较模块包括电流源、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一电阻、第二电阻、第三电阻和第四电阻；
所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管的源极共同连接至电源端，所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管的栅极共同连接至电流源的一端和第一PMOS管的漏极，所述电流源的另一端接地；
所述第六PMOS管、第十四PMOS管和第七PMOS管的源极共同连接至第二PMOS管的漏极，第六PMOS管和第十四PMOS管的栅极共同作为比较模块的第一信号输入端，第六PMOS管和第十四PMOS管的漏极共同通过第一电阻接地，第七PMOS管的栅极作为比较模块的第二信号输入端，第七PMOS管的漏极通过第二电阻接地；
所述第八PMOS管和第九PMOS管的源极共同连接至第三PMOS管的漏极，第八PMOS管的栅极通过第二电阻接地，第八PMOS管的漏极分别连接至第一NMOS管的漏极以及第一NMOS管和第二NMOS管的栅极，第一NMOS管和第二NMOS管的源极接地，第九PMOS管的栅极通过第一电阻接地，第九PMOS管的漏极与第二NMOS管的漏极连接并共同作为比较模块的第一信号输出端；
所述第十PMOS管、第十五PMOS管和第十一PMOS管的源极共同连接至第四PMOS管的漏极，第十PMOS管和第十五PMOS管的栅极共同作为比较模块的第二信号输入端，第十PMOS管和第十五PMOS管的漏极共同通过第三电阻接地，第十一PMOS管的栅极作为比较模块的第一信号输入端，第十一PMOS管的漏极通过第四电阻接地；
所述第十二PMOS管和第十三PMOS管的源极共同连接至第五PMOS管的漏极，第十二PMOS管的栅极通过第四电阻接地，第十二PMOS管的漏极分别连接至第三NMOS管的漏极以及第三NMOS管和第四NMOS管的栅极，第三NMOS管和第四NMOS管的源极接地，第十三PMOS管的栅极通过第三电阻接地，第十三PMOS管的漏极与第四NMOS管的漏极连接并共同作为比较模块的第二信号输出端。


3.根据权利要求2所述的包络检测电路，其特征在于：
所述第六PMOS管、第七PMOS管、第十PMOS管和第十一PMOS管的尺寸相同；
所述第八PMOS管、第九PMOS管、第十二PMOS管和第十三PMOS管的尺寸相同；
所述第二PMOS管和第四PMOS管的尺寸相同，第三PMOS管和第五PMOS管的尺寸相同；
所述第十四PMOS管和第十五PMOS管的尺寸相同，且所述第十四PMOS管或第十五PMOS管的沟道长度与第六PMOS管的沟道长度相同；
所述第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管的尺寸相同；
所述第一电阻、第二电阻、第三电阻和第四电阻的阻值相同；
所述尺寸相同是指各晶体管的沟道的宽度相同，以及各晶体管的沟道的长度相同。


4.根据权利要求3所述的包络检测电路，其特征在于：
所述比较模块的翻转阈值随预设尺寸比值的变化而变化，所述预设尺寸比值是第十四PMOS...

【专利技术属性】
技术研发人员：赵伟兵，许登科，肖刚军，
申请(专利权)人：珠海市一微半导体有限公司，
类型：发明
国别省市：广东;44