一种基于脉冲神经网络的类脑计算芯片制造技术

本发明专利技术公开了一种基于脉冲神经网络的类脑计算芯片，属于人工神经网络技术领域，该类脑计算芯片由存算一体的多个节点组成；一个节点中包括多个神经元；神经元之间通过突触连接，同一节点的神经元共享一块突触存储器，突触存储器分为链表区域和突触数据包区域；链表区域包含每个神经元的链表；链表用于保存每个神经元的突触数据包的地址；突触数据包区域包含每个神经元的突触数据包；突触数据包用于保存节点中每个神经元的突触信息。本发明专利技术中针对不同神经元间突触连接数的巨大差异，利用共享存储的突触信息实现方式，通过对突触存储器的动态划分，可以让每个神经元按需分配，充分利用存储空间。

A brain like computing chip based on pulse neural network

【技术实现步骤摘要】
一种基于脉冲神经网络的类脑计算芯片
本专利技术涉及人工神经网络
，具体涉及一种基于脉冲神经网络的类脑计算芯片。
技术介绍
近年来“内存墙”与“功耗墙”效应日趋严重，传统计算机所遵循的冯诺依曼体系结构正在面临巨大的挑战，在后摩尔时代，半导体行业迫切需要寻求新的架构与方法以满足电子产业对不断提高的计算性能和极低功耗的需求。随着脑科学的发展，人们逐渐了解到人脑是一部极高能效的计算机，类脑计算应运而生，内存与计算单元合二为一，从根本上去除了经典冯诺依曼体系架构的“内存墙”问题。类脑计算的基本思路是将生物神经网络的概念应用于计算机系统设计，针对智能信息处理的特定应用来提高性能与降低功耗。脉冲神经网络作为第三代神经网络具有高度的生物真实性，由于在真实世界学习的任务中展现出独特优势，迅速成为类脑计算芯片研究热点，业界已经发布多款基于脉冲神经网络的类脑芯片。2015年，IBM发布类脑芯片TrueNorth,支持百万级神经元，具有极低运行功耗，并于2016发布基于TrueNorth的类脑超级计算平台；2017年，Intel发布类脑芯片Loihi，支持在线自主学习功能；2019年，清华大学的“天机芯”登上了Nature封面，把智能的两个主要研究方向，即基于计算机科学和基于神经科学，集成到了一起。申请公布号为CN109901878A公开了一种类脑计算芯片及计算设备，所述类脑计算芯片是由一个或多个功能核组成的众核系统，各功能核之间通过片上网络进行数据传输；所述功能核包括：至少一个可编程的神经元处理器，用于计算多种神经元模型，至少一个协处理器，与所述神经元处理器耦合，用于执行积分运算和/或乘加类运算；其中，所述神经元处理器可调用所述协处理器执行乘加类运算。申请公布号为CN107368888A公开了一种类脑计算系统及其突触，所述突触为MTJ突触，其包括记忆MTJ和参考MTJ；MTJ突触的输出端连接到类脑计算系统中输入电荷的神经元，MTJ突触的输入端连接到类脑计算系统中输出电荷的神经元；MTJ突触的输出端被置于基准电位，记忆MTJ适于接收来自所述MTJ突触的输入端的第一脉冲，参考MTJ适于接收来自MTJ突触的输入端的第二脉冲，第一脉冲与第二脉冲同时发射，形状相同且符号相反；MTJ突触还包括与记忆MTJ相连的第一选通器件以及与参考MTJ相连的第二选通器件，分别设置于输出电荷的神经元与输入电荷的神经元之间的不同电流路径上，且两者导流方向相反。因为单个神经元的功能有限，只有数以百万计的神经元协同工作才能在特定智能信息处理方面表现出独特优势，因此实现脉冲神经网络芯片神经元的大规模化仍然是一个核心问题，神经突触用于表示脉冲神经网络间的连接关系，包括连接拓扑、权重、延迟等信息，一种高效的突触实现方式对于神经网络拓扑结构的灵活可重构、神经元规模的灵活可扩展都非常重要。
技术实现思路
本专利技术提供了一种基于脉冲神经网络的类脑计算芯片，使其能够支持神经网络拓扑结构的灵活配置。一种基于脉冲神经网络的类脑计算芯片，所述的类脑计算芯片由存算一体的多个节点组成；所述的节点中包括多个神经元；所述的神经元之间通过突触连接，同一节点的神经元共享一块突触存储器，所述的突触存储器分为包含每个神经元链表的链表区域和包含每个神经元突触数据包的突触数据包区域。为了使一个节点中每个神经元的突触连接数目可以灵活变动，所述的突触存储器可以对链表区域和突触数据包区域的边界进行灵活划分。所述的链表与突触数据包构成了两级存储组织方式，对节点内的不同神经元间进行动态调准，灵活调准节点支持的神经元数目和每个神经元的突触连接数。所述的链表用于保存神经元突触数据包的存储地址；所述的链表的长度为一个神经元对应的突触数据包的地址范围。优选的，在保存过程中，前一个神经元突触数据包与下一个神经元的突触数据包的起始地址之差即为当前神经元的突触数据包地址范围，最后一个神经元需要提供突触数据包的起始地址和终止地址。所述的突触数据包用于保存节点中每个神经元的突触信息；所述的突触数据包的长度由连接的目标神经元数目决定；所述的突触数据包由一个神经元所连接到同一节点的神经元突触信息组成。所述的突触数据包包括包头和负载两部分；所述的包头包括目标节点地址和包长度。所述的包长度可由定长和变长两种方式表示；每个节点配置一个长度查找表，当采用定长的方式时，采用2比特信息从位宽为8比特的预配置包长度中选择包长度值；当包长度属于位宽8比特时，可以有效减少包头信息占用的存储数量；所述的包长度的位宽可以根据应用需求配置；当包长度不属于位宽为8比特的预配置包长度时，则额外增加8比特信息，用于表示实际长度。所述的负载中包括包长度指定的目标神经元编号和突触连接权重；所述的突触连接权重支持线性和非线性两种方式；当为线性方式时，所述的突触连接权重值即为两个神经元相连突触的实际值；当为非线性方式时，所述的突触连接权重值作为索引去高精度权重查找表索引更高精度的权重值。所述的类脑计算芯片中通过在每一个目标节点中建立一个延迟信息查找表，根据突触数据包的源节点与目标节点间的传输路径长度，从延迟信息查找表中获取延迟信息，根据获取的延迟信息在目标节点内的神经元间建立不同的突触延时；由于在每个目标节点中可以建立不同的延迟查找表，一定范围的传输距离所对应的延迟值可以由用户在目标节点中设置，使得相同传输路径长度的目标节点上的神经元间可以具备不同突触延时。所述的类脑计算芯片中通过为每个节点设置相对参考原点，在突触数据包包头中保存目标节点地址时，只需保存相对于参考原点的相对地址，可以减少需要保存的地址位宽数。优选的，由于突触数据包包头中保存的目标节点地址，可以是目标节点的绝对地址，也可以是目标节点的相对地址；当为目标节点的相对地址时，目标节点需要指定一个参考原点，所述的目标节点的绝对地址为参考原点加上相对地址以后的值，这样当目标节点的神经元连接的目标节点距离较远时候，为这些神经元选择一个参考原点，可以减少目标节点地址的位宽，提高存储器的利用率，相同存储空间情况下，增加保存的突触数量。相对于现有技术，本专利技术具有如下效果：(1)本专利技术提供的类脑芯片针对不同神经元间连接数的巨大差异，利用共享存储突触信息的方式实现对突触存储器中链表区域与突触数据包区域的动态划分，可以让每个神经元按需分配，充分利用存储空间。(2)本专利技术中所述的突触数据包的包长度为位宽为8比特的预配置包长度时，只需要用2比特信息来选择包长度值，而不需要用更多的位宽来完整表示包长度值，可以有效减少包头信息占用的存储空间。(3)本专利技术提供的类脑芯片中通过在每一个目标节点中建立一个延迟信息查找表，将延时信息保存在目标节点的延迟信息查找表中，不需要占用突触数据包位宽，可以有效减少每个突触数据包信息占用的存储空间，进而可以保存更多的突触连接。(4)本专利技术提供的类脑芯片中通过为每个节点设置相对参考原点，采用相对地址来保存目标节点，有效减少目标节点地址占用的位宽，进而本文档来自技高网...

【技术保护点】
1.一种基于脉冲神经网络的类脑计算芯片，所述的类脑计算芯片由存算一体的多个节点组成；所述的节点中包括多个神经元；所述的神经元之间通过突触连接，其特征在于，同一节点的神经元共享一块突触存储器，所述的突触存储器分为包含每个神经元链表的链表区域和包含每个神经元突触数据包的突触数据包区域；所述的神经元链表用于保存每个神经元的突触数据包的存储地址；所述的神经元突触数据包用于保存神经元的突触信息。/n

【技术特征摘要】
1.一种基于脉冲神经网络的类脑计算芯片，所述的类脑计算芯片由存算一体的多个节点组成；所述的节点中包括多个神经元；所述的神经元之间通过突触连接，其特征在于，同一节点的神经元共享一块突触存储器，所述的突触存储器分为包含每个神经元链表的链表区域和包含每个神经元突触数据包的突触数据包区域；所述的神经元链表用于保存每个神经元的突触数据包的存储地址；所述的神经元突触数据包用于保存神经元的突触信息。


2.根据权利要求1所述的基于脉冲神经网络的类脑计算芯片，其特征在于，所述的突触数据包包括包头信息和负载；所述的包头信息中包括目标节点地址和包长度；所述的负载中包括包长度中指定的目标神经元编号和突触连接权重。


3.根据权利要求2所述的基于脉冲神经网络的类脑计算芯片，其特征在于，所述的包长度可由定长和变长两种方式表示；在每个节点配置一个长度查找表，采用定长的方式时，采用2比特信息从位宽为8比特的预配置包长度中选择包长度值；当包长度不属于位宽为8比特的预配置包长度时，额外增加8比特信息，用于表示实际长度。


4.根据权利要求2所述的基于脉冲神经网络的类脑计算芯片，其特征在于，所述的突触连接权重支持线...

【专利技术属性】
技术研发人员：马德，李一涛，吴叶倩，戴书画，段会康，潘纲，
申请(专利权)人：浙江大学，
类型：发明
国别省市：浙江;33