数字至模拟转换器制造技术

本发明专利技术提供的DAC具有低失真，可用于高动态范围(HDR)、极高动态范围(EHDR)和其它的合适应用。一些实施例涉及一种DAC，该DAC被配置为经由强加路径和感测路径耦接至放大器。例如，DAC经由强加路径向放大器提供输出电流，以及，DAC经由感测路径感测放大器的输入电压。因此，可以减少或消除强加路径和/或感测路径中来自寄生阻抗的诸如谐波失真和/或增益偏移的失真。一些实施例涉及一种DAC，其包括参考电压产生器，被配置为补偿DAC的阻抗变化，诸如因半导体工艺变化造成的。因此，可以减少或消除因DAC的阻抗变化造成的DAC输出中的失真。

Digital to analog converter

【技术实现步骤摘要】
数字至模拟转换器
本专利技术涉及一种数字至模拟转换技术，以及更特别地，涉及一种具有求和点开关(summingjunctionswitches)的数字至模拟转换器(digitaltoanalogconverter，DAC)。
技术介绍
数字至模拟转换器(DAC)是熟知的用于将数字信号转换为模拟信号的电子装置。数字信号通常被编码为离散位，以在时钟频率处被周期性处理，而模拟信号在时间上连续。诸如音频记录之类的媒体(media)通常以数字格式进行存储和/或处理，并以模拟格式提供给扬声器以转换为声波。因此，在将媒体输出到扬声器之前，会采用数字至模拟转换器(DAC)将媒体转换为模拟格式。然而，现有的数字至模拟转换器(DAC)的失真大。
技术实现思路
有鉴于此，本专利技术的目的之一在于提供一种数字至模拟转换器(DAC)，以解决上述问题。本专利技术的一些实施例涉及一种数字至模拟转换器(DAC)，包括第一输出电流产生器和第一开关单元。第一输出电流产生器被配置为基于第一参考电压产生第一输出电流；以及，第一开关单元耦接于该第一输出电流产生器。其中，该第一开关单元被配置为通过感测路径耦接至放大器的输入且被配置为通过强加路径耦接至该放大器的输出。其中，该DAC被配置为通过该感测路径感测该放大器的该输入上的电压；以及，该第一开关单元被配置为通过该强加路径提供该第一输出电流至该放大器的该输出。在一些实施例中，该第一输出电流产生器包括第一电阻，该第一电阻具有耦接该第一开关单元的第一端和用于耦接该第一参考电压的第二端。在一些实施例中，该第一输出电流产生器包括第一电容，该第一电容被配置为经由该第一开关单元耦接于该第一参考电压。在一些实施例中，该第一输出电流产生器包括电流源，该电流源具有被配置为由该第一参考电压偏置的控制端以及耦接于该第一开关单元的沟道端，且被配置为向该第一开关单元提供该第一输出电流。在一些实施例中，该感测路径具有第一阻抗，该第一阻抗包括该放大器的输入阻抗；以及，该强加路径具有第二阻抗，该第二阻抗包括耦接在该第一开关单元和该放大器的该输出之间的电阻；其中，该第一阻抗大于该第二阻抗。在一些实施例中，该DAC还包括一个或多个半导体晶粒和该放大器，其中，该第一输出电流产生器和该第一开关单元被形成在该一个或多个半导体晶粒上，以及，该放大器位于该一个或多个半导体晶粒的外部，且通过该强加路径和该感测路径耦接于该一个或多个半导体晶粒。在一些实施例中，该强加路径和该感测路径中的第一部分被配置成星形结构，以及，该强加路径和该感测路径中的第二部分被配置成树形结构，以及，该第一部分位于该第一开关单元和该第二部分之间。在一些实施例中，该DAC还包括第二输出电流产生器和第二开关单元。第二输出电流产生器被配置为基于第二参考电压产生第二输出电流；以及，第二开关单元耦接于该第二输出电流产生器，其中，该第二开关单元被配置为通过该感测路径耦接于该放大器的该输入并且被配置为通过该强加路径耦接于该放大器的该输出；其中，该第一部分将该第一开关单元耦接至该第二开关单元，以及，该第二部分被配置为将该第一部分耦接至该放大器。在一些实施例中，该第一开关单元和该第二开关单元中的每一个均耦接于求和点，该求和点被配置为向该放大器的该输出提供组合输出电流，该组合输出电流包括该第一输出电流和该第二输出电流。在一些实施例中，该DAC被配置为将多个位转换为模拟信号，该第一输出电流被配置为表示该多个位中的第一位，以及，该第二输出电流被配置为表示该多个位中的第二位。在一些实施例中，该DAC还包括第三输出电流产生器、第四输出电流产生器、第三开关单元和第四开关单元。第三输出电流产生器被配置为基于第三参考电压产生第三输出电流；第四输出电流产生器被配置为基于第四参考电压产生第四输出电流；第三开关单元耦接于该第三输出电流产生器；以及，第四开关单元耦接于该第四输出电流产生器。其中，该第三开关单元和该第四开关单元均耦接于该求和点，且被配置成使得该组合输出电流还包括该第三输出电流和该第四输出电流。本专利技术的一些实施例涉及一种数字至模拟转换器(DAC)，包括第一输出电流产生器和第一参考电压产生器，第一输出电流产生器，被配置为基于第一参考电压产生第一输出电流；以及，第一参考电压产生器，被配置为产生并调整该第一参考电压，以补偿该第一输出电流产生器的阻抗。在一些实施例中，该DAC还包括一个或多个半导体晶粒，其中，该第一输出电流产生器和该第一参考电压产生器被形成在该一个或多个半导体晶粒上，以及，该第一参考电压产生器被配置为调整该第一参考电压，以补偿由于该一个或多个半导体晶粒的工艺变化造成的阻抗变化。在一些实施例中，该DAC还包括位于该一个或多个半导体晶粒外部的第二阻抗元件，且被配置为设置该第一参考电压。在一些实施例中，该第二阻抗元件包括电阻。在一些实施例中，该第二阻抗元件包括电容。在一些实施例中，该DAC还包括多个输出电流产生器和多个参考电压产生器。该多个输出电流产生器包括第一输出电流产生器和第二输出电流产生器，第二输出电流产生器被配置为基于第二参考电压产生第二输出电流。该多个参考电压产生器包括第一参考电压产生器和第二参考电压产生器，第二参考电压产生器被配置为产生并调整该第二参考电压，以补偿该第二输出电流产生器的阻抗。在一些实施例中，该多个输出电流产生器包括多个一元加权电阻，每个电阻具有耦接于多个参考电压中的至少一个的第一端，该多个参考电压包括该第一参考电压和该第二参考电压，以及，该多个参考电压产生器被配置为是基于该多个参考电压进行温度计编码的。在一些实施例中，该DAC还包括多个开关单元，连接在该多个一元加权电阻和求和点之间，该求和点被配置用于耦接至放大器，以便向该放大器提供组合输出电流，其中，该组合输出电流包括该第一输出电流和该第二输出电流。在一些实施例中，该DAC还包括电流镜，该电流镜包括：其上具有该第一参考电压产生器的第一侧，该第一参考电压产生器被配置为在该第一侧产生该第一参考电压；以及，其上具有该第一输出电流产生器的第二侧，其中，该电流镜被配置为在该第二侧为该第一输出电流产生器复制该第一参考电压。本申请描述的DAC包括分开的强加路径和感测路径，从而使得感测路径中的寄生阻抗对DAC的感测能力影响很小或者几乎没有影响，进而输出电压中的失真很少或者几乎不失真。本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本专利技术的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。附图说明图1是根据一些实施例示出的包括DAC和放大器的示例性系统的框图。图2是根据一些实施例说明图1的DAC和放大器的方框图。图3A是根据一些实施例示出的包括电阻性输出电流产生器及一个或多个开关的DAC的电路图。图3B是根据一些实施例示出的包括多个电位电阻性输出电流产生器及一个或多个开关的DAC的电路图。图3C是根据一些实施例示本文档来自技高网...

【技术保护点】
1.一种数字至模拟转换器(DAC)，其特征在于，包括：/n第一输出电流产生器，被配置为基于第一参考电压产生第一输出电流；以及，/n第一开关单元，耦接于该第一输出电流产生器，该第一开关单元被配置为通过感测路径耦接至放大器的输入且被配置为通过强加路径耦接至该放大器的输出；/n其中，该DAC被配置为通过该感测路径感测该放大器的该输入上的电压；以及，该第一开关单元被配置为通过该强加路径提供该第一输出电流至该放大器的该输出。/n

【技术特征摘要】
20180907 US 62/728,130;20190829 US 16/556,0701.一种数字至模拟转换器(DAC)，其特征在于，包括：
第一输出电流产生器，被配置为基于第一参考电压产生第一输出电流；以及，
第一开关单元，耦接于该第一输出电流产生器，该第一开关单元被配置为通过感测路径耦接至放大器的输入且被配置为通过强加路径耦接至该放大器的输出；
其中，该DAC被配置为通过该感测路径感测该放大器的该输入上的电压；以及，该第一开关单元被配置为通过该强加路径提供该第一输出电流至该放大器的该输出。


2.根据权利要求1所述的DAC，其特征在于，该第一输出电流产生器包括第一电阻，该第一电阻具有耦接该第一开关单元的第一端和用于耦接该第一参考电压的第二端。


3.根据权利要求1所述的DAC，其特征在于，该第一输出电流产生器包括第一电容，该第一电容被配置为经由该第一开关单元耦接于该第一参考电压。


4.根据权利要求1所述的DAC，其特征在于，该第一输出电流产生器包括电流源，该电流源具有被配置为由该第一参考电压偏置的控制端以及耦接于该第一开关单元的沟道端，且被配置为向该第一开关单元提供该第一输出电流。


5.根据权利要求1所述的DAC，其特征在于，该感测路径具有第一阻抗，该第一阻抗包括该放大器的输入阻抗；以及，该强加路径具有第二阻抗，该第二阻抗包括耦接在该第一开关单元和该放大器的该输出之间的电阻；其中，该第一阻抗大于该第二阻抗。


6.根据权利要求5所述的DAC，其特征在于，该DAC还包括一个或多个半导体晶粒和该放大器，其中，该第一输出电流产生器和该第一开关单元被形成在该一个或多个半导体晶粒上，以及，该放大器位于该一个或多个半导体晶粒的外部，且通过该强加路径和该感测路径耦接于该一个或多个半导体晶粒。


7.根据权利要求1所述的DAC，其特征在于，该强加路径和该感测路径中的第一部分被配置成星形结构，以及，该强加路径和该感测路径中的第二部分被配置成树形结构，以及，该第一部分位于该第一开关单元和该第二部分之间。


8.根据权利要求7所述的DAC，其特征在于，该DAC还包括：
第二输出电流产生器，被配置为基于第二参考电压产生第二输出电流；以及，
第二开关单元，耦接于该第二输出电流产生器，该第二开关单元被配置为通过该感测路径耦接于该放大器的该输入并且被配置为通过该强加路径耦接于该放大器的该输出；
其中，该第一部分将该第一开关单元耦接至该第二开关单元，以及，该第二部分被配置为将该第一部分耦接至该放大器。


9.根据权利要求8所述的DAC，其特征在于，该第一开关单元和该第二开关单元中的每一个均耦接于求和点，该求和点被配置为向该放大器的该输出提供组合输出电流，该组合输出电流包括该第一输出电流和该第二输出电流。


10.根据权利要求8所述的DAC，其特征在于，该DAC被配置为将多个位...

【专利技术属性】
技术研发人员：夏柏艾曼，米迦勒阿士伯恩，派翠克·库尼，阿达尔维托·坎托尼，约书亚·M·班福德，
申请(专利权)人：联发科技新加坡私人有限公司，
类型：发明
国别省市：新加坡;SG