低电流电子抹除式可复写只读存储器阵列的操作方法技术

一种低电流电子抹除式可复写只读存储器阵列的操作方法，此低电流电子抹除式可复写只读存储器阵列包含多组位线、多条字线、多条共源线与多个子内存阵列，每一子内存阵列包含第一记忆晶胞与第二记忆晶胞，第一记忆晶胞连接第一组位线的一位线、第一共源线与第一字线，第二记忆晶胞连接第一组位线的另一位线、第一共源线与第二字线，第一、第二记忆晶胞互相对称配置，并分别位于第一共源线的相异两侧。本发明专利技术的操作方法利用特殊的偏压设定来达到低电流、低电压且低成本，又具有字节写入、抹除的功能。

The operation method of low current erasable replication read only memory array

【技术实现步骤摘要】
低电流电子抹除式可复写只读存储器阵列的操作方法
本专利技术涉及一种内存阵列，特别是关于一种低电流电子抹除式可复写只读存储器(EEPROM)阵列。
技术介绍
互补式金属氧化半导体(ComplementaryMetalOxideSemiconductor，CMOS)制程技术已成为特殊应用集成电路(applicationspecificintegratedcircuit，ASIC)的常用制造方法。在计算机信息产品发达的今天，闪存(Flash)与电子式可清除程序化只读存储器(ElectricallyErasableProgrammableReadOnlyMemory，EEPROM)由于皆具备有电性编写和抹除数据的非挥发性内存功能，且在电源关掉后数据不会消失，所以被广泛使用于电子产品上。非挥发性内存为可程序化的，其用以储存电荷以改变内存的晶体管的闸极电压，或不储存电荷以留下原内存的晶体管的闸极电压。抹除操作则是将储存在非挥发性内存中的电荷移除，使得非挥发性内存回到原内存的晶体管的闸极电压。对于目前的闪存架构而言，虽然面积较小，成本较低，但只支持大本文档来自技高网...

【技术保护点】
1.一种低电流电子抹除式可复写只读存储器阵列的操作方法，该低电流电子抹除式可复写只读存储器阵列包含：多条平行的位线，其区分为多组位线，该多组位线包含一第一组位线；多条平行的字线，其与该多组位线互相垂直，并包含一第一、第二字线；多条平行的共源线，与该多条字线互相平行，并包含一第一共源线；以及多个子内存阵列，每一该子内存阵列连接一组该位线、二该字线与一该共源线，每一该子内存阵列包含：一第一记忆晶胞，其连接该第一组位线、该第一共源线与该第一字线；以及一第二记忆晶胞，其连接该第一组位线、该第一共源线与该第二字线，该第一、第二记忆晶胞互相对称配置，并分别位于该第一共源线的相异两侧，该第一组位线包含两条该...

【技术特征摘要】
1.一种低电流电子抹除式可复写只读存储器阵列的操作方法，该低电流电子抹除式可复写只读存储器阵列包含：多条平行的位线，其区分为多组位线，该多组位线包含一第一组位线；多条平行的字线，其与该多组位线互相垂直，并包含一第一、第二字线；多条平行的共源线，与该多条字线互相平行，并包含一第一共源线；以及多个子内存阵列，每一该子内存阵列连接一组该位线、二该字线与一该共源线，每一该子内存阵列包含：一第一记忆晶胞，其连接该第一组位线、该第一共源线与该第一字线；以及一第二记忆晶胞，其连接该第一组位线、该第一共源线与该第二字线，该第一、第二记忆晶胞互相对称配置，并分别位于该第一共源线的相异两侧，该第一组位线包含两条该位线，其分别连接该第一、第二记忆晶胞，该第一、第二记忆晶胞皆具位于P型基板或P型井区中的N型场效晶体管时，该第一、第二记忆晶胞皆作为一操作记忆晶胞，在选取该多个操作记忆晶胞其中之一作为选取记忆晶胞，以进行操作时，与该选取记忆晶胞连接同一该位线，且未与该选取记忆晶胞连接同一该共源线的该多个操作记忆晶胞，作为多个同位记忆晶胞，与该选取记忆晶胞连接同一该字线的该多个操作记忆晶胞，作为多个同字记忆晶胞，其余该多个操作记忆晶胞则作为多个未选取记忆晶胞，其特征在于，该操作方法包含以下步骤：
于该选取记忆晶胞连接的该P型基板或该P型井区施加基底电压Vsubp，并于该选取记忆晶胞连接的该位线、该字线、该共源线分别施加第一位电压Vb1、第一字电压Vw1、第一共源电压VS1，于每一该同位记忆晶胞连接的该字线、该共源线分别施加第二字电压Vw2、第二共源电压VS2，于每一该同字记忆晶胞连接的该位线、该共源线分别施加第二位电压Vb2、该第一共源电压VS1，于每一该未选取记忆晶胞连接的该位线、该字线、该共源线分别施加该第二位电压Vb2、该第二字电压Vw2、该第二共源电压VS2，并满足下列条件：
对该选取记忆晶胞进行写入时，满足Vsubp为接地(0)，Vb1为高压(HV)，VS1为高压(HV)，且Vw1为高压(HV)；
对该选取记忆晶胞进行抹除时，满足Vsubp为接地(0)，Vb1为高压(HV)，VS1为高压(HV)，且Vw1为0～低压(LV)；及
对该多个未选取记忆晶胞进行操作时，满足Vsubp为接地(0)，Vb2为中压(MV)，VS1为高压(HV)，且Vw1为0～低压(LV)，或是满足Vsubp为接地(0)，Vb1为高压(HV)，VS2为中压(MV)，且Vw2为0～低压(LV)。


2.如权利要求1所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，同一该子记忆晶胞阵列中的该第一字线与该第二字线连接相同字电压。


3.如权利要求1所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，相邻两个该子内存阵列中，该两个第二记忆晶胞彼此相邻且连接同一该位线，以共享同一接点。


4.如权利要求1所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，该第一记忆晶胞更包含：一场效晶体管，其具有一漂浮闸极，且该场效晶体管的汲极连接该第一组位线，源极连接该第一共源线，一电容，其一端连接该漂浮闸极，另一端连接该第一字线，以接收该第一字线的偏压，该场效晶体管接收该第一组位线与该第一共源线的偏压，对该场效晶体管的该漂浮闸极进行写入数据或将该场效晶体管的该漂浮闸极的数据进行抹除。


5.如权利要求1所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，该第二记忆晶胞更包含：一场效晶体管，其具有一漂浮闸极，且该场效晶体管的汲极连接该第一组位线，其源极连接该第一共源线；一电容，其一端连接该漂浮闸极，另一端连接该第二字线，以接收该第二字线的偏压，该场效晶体管接收该第一组位线与该第一共源线的偏压，对该场效晶体管的该漂浮闸极进行写入数据或将该场效晶体管的该漂浮闸极的数据进行抹除。


6.如权利要求4或5所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，该场效晶体管为N型场效晶体管或P型场效晶体管。


7.如权利要求4或5所述的低电流电子抹除式可复写只读存储器阵列的操作方法，其特征在于，该漂浮闸极上依序设有一氧化层与一控制闸极，该控制闸极与该氧化层、该漂浮闸极形成一电容，且该漂浮闸极与该控制闸极皆...

【专利技术属性】
技术研发人员：林信章，钟承谕，黄文谦，
申请(专利权)人：亿而得微电子股份有限公司，
类型：发明
国别省市：中国台湾;71