像素电路制造技术

本发明专利技术公开一种像素电路，包含光电二极管、传送电路、重设电路、信号存储电路以及缓冲电路。该传送电路耦接在该光电二极管与普通浮动扩散节点之间，该重设电路耦接至该普通浮动扩散节点，该信号存储电路耦接至该普通浮动扩散节点，以及该缓冲电路耦接至该信号存储电路。该信号存储电路可在特定节点上存储光电二极管信号，其中该特定节电在一维持阶段具有相较于该普通浮动扩散节点的一较少漏电路径，而该维持阶段在该光电二极管信号被存储在该特定节点上的第一时间点与该像素电路被选择进行读出运作的第二时间点之间的时间区间。

Pixel circuit

【技术实现步骤摘要】
像素电路
本专利技术涉及电子电路，尤其涉及一种像素电路。
技术介绍
相较于一滚动式快门(rollingshutter)图像传感器一行一行地取得图像数据，一全域式快门(globalshutter)图像传感器中的全部像素单元均在同一时间区间内取得图像数据。然而，基于某些考虑，各像素单元的图像数据依序地读出而不是同时读出，因此，需要一种像素内的存储机制，来维持一像素单元中的图像数据，直到该像素单元被选择进行读出运作。上述用于全域式快门的机制仍存在某些问题。例如，在该全域式快门图像传感器中，各像素单元维持其图像数据的时间区间可能不同，尤其是，较其他像素单元晚进行读出运作的像素单元(例如最后一列的像素单元中的任何一个)可能需要维持该像素单元的图像数据很长一段时间，某些副作用就可能从而产生。例如，这个像素单元的图像数据可能因为一漏电流而变得不准确。因此，需要一种新颖的像素单元架构，以解决上述问题。
技术实现思路
本专利技术的一目的在于提供一种像素电路，以解决相关技术的问题，例如像素内漏电流或与漏电流相关的读出误差。本专利技术至少一实施例提供一种像素电路，其中该像素电路包含一光电二极管(photodiode)、一传送电路、一重设电路、一信号存储电路以及一缓冲电路。该传送电路耦接在该光电二极管与一普通浮动扩散(floatingdiffusion)节点之间，该重设电路耦接至该普通浮动扩散节点，该信号存储电路耦接至该普通浮动扩散节点，且该缓冲电路耦接至该信号存储电路。该光电二极管用来因应入射光来累积电荷以产生一光电二极管信号。该传送电路用来传送该光电二极管信号至该普通浮动扩散节点。该重设电路用来重设该普通浮动扩散节点并提供一参考信号。该信号存储电路用来将该光电二极管信号存储在一特定节点上，其在该像素电路的一维持阶段具有相较于该普通浮动扩散节点的一较少漏电路径。例如，该维持阶段是在该光电二极管信号被存储在该特定节点上的一第一时间点与该像素电路被选择进行一读出运作的一第二时间点之间的一时间区间。该缓冲电路用来缓冲该像素电路的像素信号，以在该像素电路被选择进行该读出运作时产生输出信号以供读出，尤其是，这些像素信号包含该光电二极管信号以及该参考信号。本专利技术至少一实施例提供一种像素电路，其中该像素电路包含一光电二极管、一传送电路、一重设电路、一信号存储电路以及一缓冲电路。该传送电路耦接在该光电二极管与一普通浮动扩散节点之间，该重设电路耦接至该普通浮动扩散节点，该信号存储电路耦接至该普通浮动扩散节点，且该缓冲电路耦接至该普通浮动扩散节点。该光电二极管用来因应入射光来累积电荷以产生一光电二极管信号。该传送电路用来传送该光电二极管信号至该普通浮动扩散节点。该重设电路用来重设该普通浮动扩散节点并提供一参考信号。该信号存储电路用来将该光电二极管信号存储在一特定节点上，其在该像素电路的一维持阶段具有相较于该普通浮动扩散节点的一较少漏电路径。例如，该维持阶段在该光电二极管信号被存储在该特定节点上的一第一时间点与该像素电路被选择进行一读出运作的一第二时间点之间的一时间区间。该缓冲电路用来缓冲该像素电路的像素信号，以在该像素电路被选择进行该读出运作时产生输出信号以供读出，尤其是，这些像素信号包含该光电二极管信号以及该参考信号。本专利技术的优点在于，本专利技术的像素架构提供具有一较少漏电路径(例如具有较少数量的漏电路径和/或具有较少漏电量)的一存储节点。如此一来，副作用(例如漏电流)所造成的信号误差能被减少。附图说明图1为依据本专利技术一实施例的一像素电路的示意图。图2为依据本专利技术一实施例的在图1所示的控制信号以及控制电压的时序图。图3为依据本专利技术一实施例之一像素电路的示意图。图4为依据本专利技术一实施例的在图3所示的控制信号以及控制电压的时序图。图5为依据本专利技术一实施例的一像素电路的示意图。图6为依据本专利技术一实施例的在图5所示的控制信号以及控制电压的时序图。图7为依据本专利技术一实施例的一像素电路的示意图。图8为依据本专利技术一实施例的在图7所示的控制信号以及控制电压的时序图。图9为依据本专利技术一实施例的一共用像素电路的示意图。图10为依据本专利技术一实施例的一共用像素电路的示意图。【符号说明】10、30、50、70像素电路90、100共用像素电路110、110_1、110_2光电二极管120、120_1、120_2传送电路130重设电路140、340、540、540_1、540_2、740_1、740_2、信号存储电路150缓冲电路M1、M2、M31、M32、M4、M5、M61、M62晶体管C1、C2、C51、C52电容器PD0光电二极管节点FD0、FD1、FD2、FD5、FD51、FD52、FD9、FD10浮动扩散节点VREF参考电压VCTRL控制电压TX、RST、GTX、GRST、SEL、TX_1、GTX_1、GRST_1、TX_2、GTX_2、GRST_2控制信号SFO输出端子210、220、230、240、250、260、420、430、440、450、460、620、630、640、651、652、660、820、830、840、850、860阶段ΔV电压降具体实施方式图1为依据本专利技术一实施例的像素电路10的示意图。像素电路10可包含一光电二极管110、一传送电路120、一重设电路130、一信号存储电路140以及一缓冲电路150。传送电路120耦接在光电二极管110与一浮动扩散节点FD0之间，重设电路130耦接至浮动扩散节点FD0，信号存储电路140耦接至浮动扩散节点FD0，而缓冲电路150耦接至信号存储电路140。在本实施例中，光电二极管110通过一光电二极管节点PD0耦接至传送电路120，且光电二极管110可因应入射光来累积电荷以在光电二极管节点PD0上产生一光电二极管信号。传送电路120可包含至少一晶体管诸如晶体管M1，其中晶体管M1的一栅极端子耦接至一控制信号TX。重设电路130可包含至少一晶体管诸如晶体管M2，其中晶体管M2的一栅极端子耦接至一控制信号RST。信号存储电路140可包含一第一开关电路以及一电容器C1，其中该第一开关电路可包含至少一晶体管诸如晶体管M31，其中，晶体管M31的一栅极端子耦接至一控制信号GTX，且电容器C1耦接在一浮动扩散节点FD1与一控制电压VCTRL之间。缓冲电路150可包含一源极跟随器(sourcefollower)以及一选择电路，其中该源极跟随器可包含一晶体管M4，且该选择电路可包含至少一晶体管诸如晶体管M5。晶体管M4的一漏极与一栅极分别耦接至一参考电压VREF与信号存储电路140(例如浮动扩散节点FD1)，而晶体管M5耦接在晶体管M4的一源极端子与一输出端子SFO之间，且晶体管M5本文档来自技高网...

【技术保护点】
1.一种像素电路，包含：/n光电二极管(photodiode)，用来因应入射光来累积电荷以产生光电二极管信号；/n传送电路，耦接在该光电二极管与普通浮动扩散(floating diffusion)节点之间，用来传送该光电二极管信号至该普通浮动扩散节点；/n重设电路，耦接至该普通浮动扩散节点，用来重设该普通浮动扩散节点并提供参考信号；/n信号存储电路，耦接至该普通浮动扩散节点，用来将该光电二极管信号存储在特定节点上，其在该像素电路的维持阶段具有相较于该普通浮动扩散节点的较少漏电路径，其中该维持阶段在该光电二极管信号被存储在该特定节点上的第一时间点与该像素电路被选择进行读出运作的第二时间点之间的时间区间；以及/n缓冲电路，耦接至该信号存储电路，用来缓冲该像素电路的像素信号，以在该像素电路被选择进行该读出运作时产生输出信号以供读出，其中这些像素信号包含该光电二极管信号以及该参考信号。/n

【技术特征摘要】
20180829 US 62/724,042;20181106 US 16/181,3451.一种像素电路，包含：
光电二极管(photodiode)，用来因应入射光来累积电荷以产生光电二极管信号；
传送电路，耦接在该光电二极管与普通浮动扩散(floatingdiffusion)节点之间，用来传送该光电二极管信号至该普通浮动扩散节点；
重设电路，耦接至该普通浮动扩散节点，用来重设该普通浮动扩散节点并提供参考信号；
信号存储电路，耦接至该普通浮动扩散节点，用来将该光电二极管信号存储在特定节点上，其在该像素电路的维持阶段具有相较于该普通浮动扩散节点的较少漏电路径，其中该维持阶段在该光电二极管信号被存储在该特定节点上的第一时间点与该像素电路被选择进行读出运作的第二时间点之间的时间区间；以及
缓冲电路，耦接至该信号存储电路，用来缓冲该像素电路的像素信号，以在该像素电路被选择进行该读出运作时产生输出信号以供读出，其中这些像素信号包含该光电二极管信号以及该参考信号。


2.如权利要求1所述的像素电路，其中该缓冲电路包含：
源极跟随器(sourcefollower)，包含第一晶体管，用来将这些像素信号从该晶体管的栅极端子传送至该晶体管的源极端子，以产生这些输出信号；以及
选择电路，包含至少一晶体管，耦接在该第一晶体管的该源极端子以及输出端子，用来在该像素电路被选择进行该读出运作时输出这些输出信号。


3.如权利要求1所述的像素电路，其中该重设电路在该维持阶段的期间重设该普通浮动扩散节点。


4.如权利要求1所述的像素电路，其中该信号存储电路包含：
第一开关电路，耦接在该普通浮动扩散节点与第一浮动扩散节点之间，用来将该光电二极管信号存储在耦接至该缓冲电路的该第一浮动扩散节点上；
其中该第一开关电路包含至少一晶体管。


5.如权利要求4所述的像素电路，其中该信号存储电路还包含：
电容器，耦接在该第一浮动扩散节点与电压控制节点之间，其中在该维持阶段，电压降被施加在该电压控制节点以下拉(pulldown)存储在该第一浮动扩散节点的该光电二极管信号的电压电平。


6.如权利要求1所述的像素电路，其中该信号存储电路还包含：
第一开关电路，耦接在该普通浮动扩散节点与第一浮动扩散节点之间，用来将该光电二极管信号存储在该第一浮动扩散节点上；以及
第二开关电路，耦接在该第一浮动扩散节点与第二浮动扩散节点之间，用来将该参考信号存储在耦接至该缓冲电路的该第二浮动扩散节点；
其中该第一开关电路以及该第二开关电路中的每一个包含至少一晶体管。


7.如权利要求6所述的像素电路，其中该信号存储电路还包含：
第一电容器，耦接在该第一浮动扩散节点与电压控制节点之间；以及
第二电容器，耦接在该第二浮动扩散节点与该电压控制节点之间；
其中在该维持阶段，电压降被施加在该电压控制节点以下拉(pulldown)存储在该第一浮动扩散节点的该光电二极管信号以及存储在该第二浮动扩散节点的该参考信号的电压电平。


8.一种像素电路，包含：
光电二极管(photodiode)，用来因应入射光来累积电荷以产生光电二极管信号；
传送电路，耦接在该光电二极管与普通浮动扩散(floatingdiffusion)节点之间，用来传送...

【专利技术属性】
技术研发人员：欧翰硕，张宇轩，金起弘，
申请(专利权)人：恒景科技股份有限公司，
类型：发明
国别省市：中国台湾;71