嵌入式系统安全防护架构体系技术方案

本发明专利技术涉及一种嵌入式系统安全防护架构体系，其中，包括：Flash安全存储芯片、RTC芯片、SRAM以及FPGA；FPGA芯片集成通信模块、PCIe IP接口、嵌入式CPU以及算法模块；算法模块提供SM2、SM3以及SM4三类算法IP核，用于提供签名、验签、对称算法、杂凑运算以及对称加解密密码运算；PCIe IP接口，对外提供PCIe快速通道；通信模块包括管理通道以及算法通道，管理通道用于实现数据包在信号通道中的传输管理；算法通道在FPGA内部为算法模块中支持的算法分配相互独立的逻辑资源及高速缓冲区，以实现算法的并行执行。

Security protection architecture of embedded system

【技术实现步骤摘要】
嵌入式系统安全防护架构体系
本专利技术涉及嵌入式系统
，具体涉及针对嵌入式系统的安全防护架构体系。
技术介绍
随着嵌入式系统在军事、工业、航空航天等安全重要领域中的广泛应用，它们越来越多的被非法入侵和破坏，重要情报资料被窃密等问题已经造成巨大的经济损失，甚至威胁到国家安全。对于系统硬件，存在硬件木马、侧信道攻击、硬件逆向工程等安全问题；对于系统软件，存在代码完整性攻击、应用软件攻击、隐私数据窃取攻击等安全问题。因此，如何保证嵌入式系统的安全成为关注的热点问题。当前人们已经意识到了安全的重要性，并采取了一定的措施进行防护。如Intel、微软、IBM等牵头成立了“可信计算平台联盟(TCPA，TrustedComputingPlatformAlliance)”，采用“可信计算”技术构建通用的终端硬件平台，同时，设计了可信平台模块TPM(TrustedPlatformModule)作为整个计算平台的信任根，达到增强计算机安全性的目的。在软件方面，安全操作系统、多级安全(MLS，MultilevelSecurity)、安全系统模型(BLP,本文档来自技高网...

【技术保护点】
1.一种嵌入式系统安全防护架构体系，其特征在于，包括：Flash安全存储芯片、RTC芯片、SRAM以及FPGA；/nFPGA芯片集成通信模块、PCIe IP接口、嵌入式CPU以及算法模块；算法模块提供SM2、SM3以及SM4三类算法IP核，用于提供签名、验签、对称算法、杂凑运算以及对称加解密密码运算；PCIeIP接口，对外提供PCIe快速通道；通信模块包括管理通道以及算法通道，管理通道用于实现数据包在信号通道中的传输管理；算法通道在FPGA内部为算法模块中支持的算法分配相互独立的逻辑资源及高速缓冲区，以实现算法的并行执行。/n

【技术特征摘要】
1.一种嵌入式系统安全防护架构体系，其特征在于，包括：Flash安全存储芯片、RTC芯片、SRAM以及FPGA；
FPGA芯片集成通信模块、PCIeIP接口、嵌入式CPU以及算法模块；算法模块提供SM2、SM3以及SM4三类算法IP核，用于提供签名、验签、对称算法、杂凑运算以及对称加解密密码运算；PCIeIP接口，对外提供PCIe快速通道；通信模块包括管理通道以及算法通道，管理通道用于实现数据包在信号通道中的传输管理；算法通道在FPGA内部为算法模块中支持的算法分配相互独立的逻辑资源及高速缓冲区，以实现算法的并行执行。


2.如权利要求1所述的嵌入式系统安全防护架构体系，其特征在于，还包括：实时时钟芯片，用于为系统应用提供时钟信号。


3.如权利要求2所述的嵌入式系统安全防护架构体系，其特征在于，FPGA芯片与实时时钟芯片间使用I2C总线方式通讯，通过FPGA芯片的GPIO引脚扩展实现。


4.如权利要求1所述的嵌入式系统安全防护架构体系，其特征在于，Flash安全存储芯片包括NorFlash和NandFlash两类芯片。


5.如权利要求1所述的嵌入式系统安全防护架构体系，其特征在于，还包括：FPGA接口转换部件，用于安全控制模块与主处理器板之间的快速通信。


6.如权利要求5所述的嵌入式系统安全防护架构体系，其特征在于，FPGA接口转换部件采用PCI-EHardIP核实现高速数据交换时的时序逻辑控制。


7.如权利要求1所述的嵌入式系统安全防护架构体...

【专利技术属性】
技术研发人员：蒋欣欣，王颖，张杨，
申请(专利权)人：北京计算机技术及应用研究所，
类型：发明
国别省市：北京;11