一种基于电压控制的应用于EA电路的UVLO保护电路制造技术

本实用新型专利技术提供了一种基于电压控制的应用于EA电路的UVLO保护电路，通过判断EA输出对中基准电压到电源电压的差值来决定是否要开启后续电路，当输入电压达到UVLO阈值电压时，控制电路使输出端开启，整个电路输出正常；当输入电压没有达到UVLO阈值电压时，控制电路使输出端关断，整个电路没有输出，电路停止工作，达到保护其他电路模块的目的。本实用新型专利技术电路设计简单，有效避免环路在启动过程中过冲问题和掉电过程的回勾问题，相比传统UVLO电路不需要设计比较器和电阻，大大减小芯片的占用面积，节约成本，并且自身工作时功耗很低，电路工作稳定。

A UVLO protection circuit for EA circuit based on voltage control

【技术实现步骤摘要】
一种基于电压控制的应用于EA电路的UVLO保护电路
本专利技术涉及集成电路领域，尤其是一种UVLO保护电路。
技术介绍
随着集成电路行业的快速发展，各种各样的电子产品都需要对其电源进行有效控制，电源管理芯片就起到非常关键的作用，其中低压差线性稳压器(LowDropoutRegulator，LDO)是应用最为广泛的电源管理芯片之一。为了使LDO能够正常稳定的工作，在电路中一般都加入欠压锁定(UnderVoltageLockOut，UVLO)电路来保护整个电路，确保当输入电压低于最小工作电压时电路依旧处于关断状态。传统的UVLO电路通常都是通过比较器比较电源电压的分压与基准电压，来判断电源是否处于欠压状态来决定是否开启后续电路，达到保护电路的目的。但这种电路存在很大的弊端问题，必须要有分压电阻和比较器，增大了芯片的设计面积。
技术实现思路
为了克服现有技术的不足，本专利技术提供一种基于电压控制的应用于EA电路的UVLO保护电路，主要用于保护EA电路的正常工作，本专利技术提供一种基于电压控制的应用于误差放大器(erroramplifier，EA)环路的UVLO保护电路，通过判断EA输出对中基准电压到电源电压的差值来决定是否要开启后续电路，当输入电压达到UVLO阈值电压时，控制电路使输出端开启，整个电路输出正常；当输入电压没有达到UVLO阈值电压时，控制电路使输出端关断，整个电路没有输出，电路停止工作，达到保护其他电路模块的目的。这种方法不仅电路设计简单，而且对环路启动掉电时做到精确控制，并根据EA电路所需最低的工作电源电压而建立UVLO功能，对于LDO电路以及其他需要UVLO电路的模块都具有很好的保护能力。本专利技术解决其技术问题所采用的技术方案是：一种基于电压控制的应用于EA电路的UVLO保护电路，包括P沟道增强型MOS管PM1-PM10，N沟道增强型MOS管NM1-NM8，偏置电路模块，反相器模块，VIN输入端口、VREF基准输入端口、VFB反馈电压输入端口和VOUT输出端口；所述P沟道增强型MOS管PM1源极连接VIN输入端口，栅极漏极连接偏置电路模块、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM3栅极和P沟道增强型MOS管PM4栅极；所述P沟道增强型MOS管PM2源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM3栅极、P沟道增强型MOS管PM4栅极，漏极连接N沟道增强型MOS管NM2的栅极漏极和N沟道增强型MOS管NM3的栅极；所述P沟道增强型MOS管PM3源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM4栅极，漏极连接P沟道增强型MOS管PM7源极；所述P沟道增强型MOS管PM4源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM3栅极，漏极连接P沟道增强型MOS管PM9和PM10源极；其中P沟道增强型MOS管PM1-PM4构成电流镜电路；所述P沟道增强型MOS管PM5源极连接VIN输入端口，栅极漏极连接P沟道增强型MOS管PM6栅极和N沟道增强型MOS管NM4漏极；所述P沟道增强型MOS管PM6源极连接VIN输入端口，栅极连接P沟道增强型MOS管PM5栅极和N沟道增强型MOS管NM4漏极，漏极连接N沟道增强型MOS管NM7漏极；所述P沟道增强型MOS管PM7源极连接P沟道增强型MOS管PM3漏极，栅极连接VREF基准电压输入端口和P沟道增强型MOS管PM10栅极，漏极连接N沟道增强型MOS管NM3漏极和反相器电路模块输入端口；所述P沟道增强型MOS管PM8源极连接VIN输入端口，栅极连接P沟道增强型MOS管PM6漏极和N沟道增强型MOS管NM7漏极，漏极连接VOUT输出端口和N沟道增强型MOS管NM8漏极；所述P沟道增强型MOS管PM9源极连接P沟道增强型MOS管PM10源极和P沟道增强型MOS管PM4漏极，栅极连接VFB输入端口，漏极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和N沟道增强型MOS管NM8栅极；所述P沟道增强型MOS管PM10源极连接P沟道增强型MOS管PM9源极和P沟道增强型MOS管PM4漏极，栅极连接VREF输入端口，漏极连接N沟道增强型MOS管NM6栅极漏极和N沟道增强型MOS管NM7栅极；其中P沟道增强型MOS管PM5和PM6主要作用分别为N沟道增强型MOS管NM4和NM7提供偏置电流，N沟道增强型MOS管NM8作为P沟道增强型MOS管PM8支路的负载，P沟道增强型MOS管PM9和PM10构成EA输入对电路。所述N沟道增强型MOS管NM1栅极连接反相器电路模块输出端口，源极接地，漏极连接P沟道增强型MOS管PM9漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和N沟道增强型MOS管NM8栅极；所述N沟道增强型MOS管NM2源极接地，栅极漏极连接P沟道增强型MOS管PM2漏极和N沟道增强型MOS管NM3的栅极；所述N沟道增强型MOS管NM3源极接地，栅极连接P沟道增强型MOS管PM2漏极和N沟道增强型MOS管NM2的栅极漏极，漏极连接P沟道增强型MOS管PM7漏极和反相器输入端口；所述N沟道增强型MOS管NM4源极接地，栅极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM5栅极漏极、N沟道增强型MOS管NM8栅极和P沟道增强型MOS管PM9漏极，漏极连接P沟道增强型MOS管PM5栅极漏极和P沟道增强型MOS管PM5栅极；所述N沟道增强型MOS管NM5源极接地，栅极漏极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM8栅极和P沟道增强型MOS管PM9漏极；所述N沟道增强型MOS管NM6源极接地，栅极漏极连接N沟道增强型MOS管NM7栅极和P沟道增强型MOS管PM10漏极；所述N沟道增强型MOS管NM7源极接地，栅极连接N沟道增强型MOS管NM6栅极漏极和P沟道增强型MOS管PM10漏极，漏极连接P沟道增强型MOS管PM6漏极和P沟道增强型MOS管PM8栅极；所述N沟道增强型MOS管NM8源极接地，栅极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和P沟道增强型MOS管PM9漏极，漏极连接N沟道增强型MOS管NM8漏极和VOUT输出端口。其中N沟道增强型MOS管NM1为开关管，N沟道增强型MOS管NM2和NM3构成偏置电路，为P沟道增强型MOS管PM7漏极提供偏置电流，N沟道增强型MOS管NM4和NM5构成偏置电路，NM5做P沟道增强型MOS管PM9支路的负载，N沟道增强型MOS管NM6和NM7构成偏置电路，NM6做P沟道增强型MOS管PM10支路的负载。其中P沟道增强型MOS管PM2、PM3、PM7，N沟道增强型MOS管NM1-N本文档来自技高网...

【技术保护点】
1.一种基于电压控制的应用于EA电路的UVLO保护电路，其特征在于：/n所述基于电压控制的应用于EA电路的UVLO保护电路，包括P沟道增强型MOS管PM1-PM10，N沟道增强型MOS管NM1-NM8，偏置电路模块，反相器模块，VIN输入端口、VREF基准输入端口、VFB反馈电压输入端口和VOUT输出端口；/n所述P沟道增强型MOS管PM1源极连接VIN输入端口，栅极漏极连接偏置电路模块、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM3栅极和P沟道增强型MOS管PM4栅极；所述P沟道增强型MOS管PM2源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM3栅极、P沟道增强型MOS管PM4栅极，漏极连接N沟道增强型MOS管NM2的栅极漏极和N沟道增强型MOS管NM3的栅极；所述P沟道增强型MOS管PM3源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM4栅极，漏极连接P沟道增强型MOS管PM7源极；所述P沟道增强型MOS管PM4源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM3栅极，漏极连接P沟道增强型MOS管PM9和PM10源极；其中P沟道增强型MOS管PM1-PM4构成电流镜电路；/n所述P沟道增强型MOS管PM5源极连接VIN输入端口，栅极漏极连接P沟道增强型MOS管PM6栅极和N沟道增强型MOS管NM4漏极；所述P沟道增强型MOS管PM6源极连接VIN输入端口，栅极连接P沟道增强型MOS管PM5栅极和N沟道增强型MOS管NM4漏极，漏极连接N沟道增强型MOS管NM7漏极；所述P沟道增强型MOS管PM7源极连接P沟道增强型MOS管PM3漏极，栅极连接VREF基准电压输入端口和P沟道增强型MOS管PM10栅极，漏极连接N沟道增强型MOS管NM3漏极和反相器电路模块输入端口；所述P沟道增强型MOS管PM8源极连接VIN输入端口，栅极连接P沟道增强型MOS管PM6漏极和N沟道增强型MOS管NM7漏极，漏极连接VOUT输出端口和N沟道增强型MOS管NM8漏极；所述P沟道增强型MOS管PM9源极连接P沟道增强型MOS管PM10源极和P沟道增强型MOS管PM4漏极，栅极连接VFB输入端口，漏极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和N沟道增强型MOS管NM8栅极；所述P沟道增强型MOS管PM10源极连接P沟道增强型MOS管PM9源极和P沟道增强型MOS管PM4漏极，栅极连接VREF输入端口，漏极连接N沟道增强型MOS管NM6栅极漏极和N沟道增强型MOS管NM7栅极；其中P沟道增强型MOS管PM5和PM6主要作用分别为N沟道增强型MOS管NM4和NM7提供偏置电流，N沟道增强型MOS管NM8作为P沟道增强型MOS管PM8支路的负载，P沟道增强型MOS管PM9和PM10构成EA输入对电路；/n所述N沟道增强型MOS管NM1栅极连接反相器电路模块输出端口，源极接地，漏极连接P沟道增强型MOS管PM9漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和N沟道增强型MOS管NM8栅极；所述N沟道增强型MOS管NM2源极接地，栅极漏极连接P沟道增强型MOS管PM2漏极和N沟道增强型MOS管NM3的栅极；所述N沟道增强型MOS管NM3源极接地，栅极连接P沟道增强型MOS管PM2漏极和N沟道增强型MOS管NM2的栅极漏极，漏极连接P沟道增强型MOS管PM7漏极和反相器输入端口；所述N沟道增强型MOS管NM4源极接地，栅极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM5栅极漏极、N沟道增强型MOS管NM8栅极和P沟道增强型MOS管PM9漏极，漏极连接P沟道增强型MOS管PM5栅极漏极和P沟道增强型MOS管PM5栅极；所述N沟道增强型MOS管NM5源极接地，栅极漏极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM8栅极和P沟道增强型MOS管PM9漏极；所述N沟道增强型MOS管NM6源极接地，栅极漏极连接N沟道增强型MOS管NM7栅极和P沟道增强型MOS管PM10漏极；所述N沟道增强型MOS管NM7源极接地，栅极连接N沟道增强型MOS管NM6栅极漏极和P沟道增强型MOS管PM10漏极，漏极连接P沟道增强型MOS管PM6漏极和P沟道增强型MOS管PM8栅极；所述N沟道增强型MOS管NM8源极接地，栅极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM4栅极、N沟道增强型...

【技术特征摘要】
1.一种基于电压控制的应用于EA电路的UVLO保护电路，其特征在于：
所述基于电压控制的应用于EA电路的UVLO保护电路，包括P沟道增强型MOS管PM1-PM10，N沟道增强型MOS管NM1-NM8，偏置电路模块，反相器模块，VIN输入端口、VREF基准输入端口、VFB反馈电压输入端口和VOUT输出端口；
所述P沟道增强型MOS管PM1源极连接VIN输入端口，栅极漏极连接偏置电路模块、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM3栅极和P沟道增强型MOS管PM4栅极；所述P沟道增强型MOS管PM2源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM3栅极、P沟道增强型MOS管PM4栅极，漏极连接N沟道增强型MOS管NM2的栅极漏极和N沟道增强型MOS管NM3的栅极；所述P沟道增强型MOS管PM3源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM4栅极，漏极连接P沟道增强型MOS管PM7源极；所述P沟道增强型MOS管PM4源极连接VIN输入端口，栅极连接偏置电路模块、P沟道增强型MOS管PM1栅极漏极、P沟道增强型MOS管PM2栅极、P沟道增强型MOS管PM3栅极，漏极连接P沟道增强型MOS管PM9和PM10源极；其中P沟道增强型MOS管PM1-PM4构成电流镜电路；
所述P沟道增强型MOS管PM5源极连接VIN输入端口，栅极漏极连接P沟道增强型MOS管PM6栅极和N沟道增强型MOS管NM4漏极；所述P沟道增强型MOS管PM6源极连接VIN输入端口，栅极连接P沟道增强型MOS管PM5栅极和N沟道增强型MOS管NM4漏极，漏极连接N沟道增强型MOS管NM7漏极；所述P沟道增强型MOS管PM7源极连接P沟道增强型MOS管PM3漏极，栅极连接VREF基准电压输入端口和P沟道增强型MOS管PM10栅极，漏极连接N沟道增强型MOS管NM3漏极和反相器电路模块输入端口；所述P沟道增强型MOS管PM8源极连接VIN输入端口，栅极连接P沟道增强型MOS管PM6漏极和N沟道增强型MOS管NM7漏极，漏极连接VOUT输出端口和N沟道增强型MOS管NM8漏极；所述P沟道增强型MOS管PM9源极连接P沟道增强型MOS管PM10源极和P沟道增强型MOS管PM4漏极，栅极连接VFB输入端口，漏极连接N沟道增强型MOS管NM1漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和N沟道增强型MOS管NM8栅极；所述P沟道增强型MOS管PM10源极连接P沟道增强型MOS管PM9源极和P沟道增强型MOS管PM4漏极，栅极连接VREF输入端口，漏极连接N沟道增强型MOS管NM6栅极漏极和N沟道增强型MOS管NM7栅极；其中P沟道增强型MOS管PM5和PM6主要作用分别为N沟道增强型MOS管NM4和NM7提供偏置电流，N沟道增强型MOS管NM8作为P沟道增强型MOS管PM8支路的负载，P沟道增强型MOS管PM9和PM10构成EA输入对电路；
所述N沟道增强型MOS管NM1栅极连接反相器电路模块输出端口，源极接地，漏极连接P沟道增强型MOS管PM9漏极、N沟道增强型MOS管NM4栅极、N沟道增强型MOS管NM5栅极漏极和N沟道增强型MOS管NM8栅极；所述N沟道增强型MOS管NM2源极接地，栅极漏极连接P沟道增强型MOS管PM2漏极和N沟道增强型MOS管NM3的栅极；所述N沟道增强型MOS管NM3源极接地，栅极连接P沟道增强型MOS管PM2漏极和N沟道增强型MOS管NM2的栅极漏极，漏极连接P沟道增强型MOS管PM7漏极和反相器输入端口；所述N沟道增强型MOS管NM4源极接地，栅极连接N沟道增强型MOS管NM1漏...

【专利技术属性】
技术研发人员：方建平，李红艳，张适，
申请(专利权)人：西安拓尔微电子有限责任公司，
类型：新型
国别省市：陕西;61