一种级联变流器PWM驱动信号滤除窄脉冲的方法及系统技术方案

本发明专利技术公开了一种级联变流器PWM驱动信号滤除窄脉冲的方法及系统，属于级联变流器技术领域，解决了现有级联变流器存在的窄脉冲问题。一种级联变流器PWM驱动信号滤除窄脉冲的方法，包括以下步骤：对输入到IGBT驱动器的PWM信号进行实时采样，得到PWM信号逻辑电平值v

A method and system of filtering narrow pulse by PWM driving signal of cascade converter

【技术实现步骤摘要】
一种级联变流器PWM驱动信号滤除窄脉冲的方法及系统
本专利技术涉及级联变流器
，尤其是涉及一种级联变流器PWM驱动信号滤除窄脉冲的方法及系统。
技术介绍
多电平变流器以其输出电压谐波含量少，开关器件电压应力小，功率器件只承受部分直流母线电压等特点，因而广泛应用于中高压大功率场合；其中，H桥级联变流器为典型多电平电路，该电路每相由若干H桥电路串联而成，相比于钳位型和飞跨电容型电路，省去了大量钳位二极管和飞跨电容；同时还具有无电容均压问题，能提高等效开关频率，具有模块化设计能力等优点。实际使用该电路时，为了提供所需的多路PWM驱动信号，以及兼顾功率单元模块化设计的要求，使得PWM驱动信号需由多个处理单元配合生成以及长线路传输，才能作用到开关器件上；中高压大功率条件下，PWM驱动信号长线路传输很容易受到功率器件开关过程中产生的高频电磁波干扰，造成PWM信号中出现异常窄脉冲，这些干扰窄脉冲可能引起功率开关器件出现误动作，造成系统控制效果变差，甚至不能正常工作，对电力电子系统安全稳定以及可靠运行造成威胁。同时，由于原始PWM信号中可能会存在窄脉冲，在大电流大功率应用场合，由于功率器件开关过程响应时间相对较长，很窄的驱动脉冲作用于开关器件上会出现开关器件导通极短时间又立即关断，或没完全导通又立即关断的现象，造成开关过程时间与实际导通时间的比值很大，因而，开关损耗明显增加，进而对电力电子装置散热系统提出更高的要求，可能需更换散热方式，自然冷却变为强制风冷，甚至可能强制风冷变为水冷才能满足要求，会对整个散热系统提出更高的要求，系统结构也会更加复杂。
技术实现思路
本专利技术的目的在于至少克服上述一种技术不足，提出一种级联变流器PWM驱动信号滤除窄脉冲的方法及系统。一方面，本专利技术提供了一种级联变流器PWM驱动信号滤除窄脉冲的方法，包括以下步骤：步骤S1、对输入到IGBT驱动器的PWM信号进行实时采样，得到PWM信号逻辑电平值v1；步骤S2、再次对输入到IGBT驱动器的PWM信号进行采样，得到逻辑电平值v2；若v1＝v2，则执行步骤S3，否则结束本轮采样，以上一轮采样输出的PWM信号逻辑电平值作为本轮采样的输出；步骤S3、对输入到IGBT驱动器的PWM信号进行连续采样，最后根据相邻两次采样得到的逻辑电平值或本轮采样次数设定值，确定本轮采样的输出。进一步地，所述步骤S3具体包括：对输入到IGBT驱动器的PWM信号进行连续采样，直至相邻两次采样得到的PWM信号逻辑电平值不相等，结束本轮采样，输出的PWM驱动信号电平值保持不变，以上一轮采样输出的PWM信号逻辑电平值作为输出；或者，所有相邻两次采样得到的PWM信号逻辑电平值均相等，且采样次数达到本轮采样次数设定值，则本轮采样结束，输出的PWM驱动信号逻辑电平值更新为本轮采样得到的逻辑电平值。进一步地，所述采样的采样频率和本轮采样次数设定值均为可调参数。另一方面，本专利技术还提供了一种级联变流器PWM驱动信号滤除窄脉冲的系统，包括实时采样模块和逻辑电平判断及输出控制模块；所述实时采样模块，用于对输入到IGBT驱动器的PWM信号进行实时采样，得到PWM信号逻辑电平值v1，还用于再次对输入到IGBT驱动器的PWM信号进行采样，得到逻辑电平值v2；所述逻辑电平判断及输出控制模块，用于判断v1和v2是否相等，若v1和v2相等，则控制实时采样模块对输入到IGBT驱动器的PWM信号进行连续采样，最后根据相邻两次采样得到的逻辑电平值或本轮采样次数设定值，确定本轮采样的输出，若v1和v2不相等，则结束本轮采样，并且以上一轮采样输出的PWM信号逻辑电平值作为本轮采样的输出。进一步地，所述逻辑电平判断及输出控制模块，控制实时采样模块持续对输入到IGBT驱动器的PWM信号进行持续实时采样，最后根据相邻两次采样获得的逻辑电平值或本轮采样次数的设定值，确定本轮采样的输出，具体包括，对输入到IGBT驱动器的PWM信号进行连续采样，直至相邻两次采样得到的PWM信号逻辑电平值不相等，结束本轮采样，输出的PWM驱动信号电平值保持不变，以上一轮采样输出的PWM信号逻辑电平值作为输出；或者，所有相邻两次采样得到的PWM信号逻辑电平值均相等，且采样次数达到本轮采样次数设定值，则本轮采样结束，输出的PWM驱动信号电平值更新为本轮采样得到的逻辑电平值。与现有技术相比，本专利技术的有益效果包括：通过对输入到IGBT驱动器的PWM信号进行实时采样，得到PWM信号逻辑电平值v1，再次对输入到IGBT驱动器的PWM信号进行采样，得到逻辑电平值v2；若v1≠v2，结束本轮采样，以上一轮采样输出的PWM信号逻辑电平值作为本轮采样的输出；否则，继续对输入到IGBT驱动器的PWM信号进行实时采样，最后根据相邻两次采样得到的逻辑电平值或本轮采样次数设定值，确定本轮采样的输出；该技术方案可实现滤除级联变流器PWM信号的干扰窄脉冲以及级联变流器原始PWM信号中存在的窄脉冲。附图说明图1为本专利技术实施例1所述的级联变流器PWM驱动信号滤除窄脉冲的方法流程图；图2为本专利技术实施例1所述的级联五电平变流器系统结构示意图；图3为本专利技术实施例2所述的滤除窄脉冲方法流程图；图4(a)-(e)为本专利技术实施例2所述的PWM驱动信号干扰窄脉冲滤除示意图；图5(a)-(d)为本专利技术实施例2所述的原始PWM信号中存在的窄脉冲滤除示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不限定本专利技术。实施例1本专利技术的实施例提供了一种级联变流器PWM驱动信号滤除窄脉冲的方法，包括以下步骤：步骤S1、对输入到IGBT驱动器的PWM信号进行实时采样，得到PWM信号逻辑电平值v1；步骤S2、再次对输入到IGBT驱动器的PWM信号进行采样，得到逻辑电平值v2；若v1＝v2，则执行步骤S3，否则结束本轮采样，以上一轮采样输出的PWM信号逻辑电平值作为本轮采样的输出(即输出的PWM驱动信号电平值保持不变)；步骤S3、对输入到IGBT驱动器的PWM信号进行连续采样，最后根据相邻两次采样得到的逻辑电平值或本轮采样次数设定值，确定本轮采样的输出。一个具体实施中，以级联五电平变流器系统为例，所述级联五电平变流器系统结构示意图，如图2所示，该系统主要包括主控制器、接口与采样电路、IGBT驱动器和H桥功率单元，其中功率单元共有A、B和C三相。图2中每相由两个H桥串联而成，级联五电平变流器系统总共有二十四个IGBT，需要二十四路PWM驱动信号；为了满足系统所需的多路PWM驱动信号，同时兼顾级联五电平变流器系统的模块化，采用图2中DSP、FPGA与CPLD三个处理器的方案，图2中信号调理表示对采样的电流与电压信号进行处理以满足DSP输入要求。需要说明的是，由于A、B和C三相电本文档来自技高网...

【技术保护点】
1.一种级联变流器PWM驱动信号滤除窄脉冲的方法，其特征在于，包括以下步骤：/n步骤S1、对输入到IGBT驱动器的PWM信号进行实时采样，得到PWM信号逻辑电平值v

【技术特征摘要】
1.一种级联变流器PWM驱动信号滤除窄脉冲的方法，其特征在于，包括以下步骤：
步骤S1、对输入到IGBT驱动器的PWM信号进行实时采样，得到PWM信号逻辑电平值v1；
步骤S2、再次对输入到IGBT驱动器的PWM信号进行采样，得到逻辑电平值v2；若v1＝v2，则执行步骤S3，否则结束本轮采样，以上一轮采样输出的PWM信号逻辑电平值作为本轮采样的输出；
步骤S3、对输入到IGBT驱动器的PWM信号进行连续采样，最后根据相邻两次采样得到的逻辑电平值或本轮采样次数设定值，确定本轮采样的输出。


2.根据权利要求1所述的级联变流器PWM驱动信号滤除窄脉冲的方法，其特征在于，所述步骤S3具体包括：
对输入到IGBT驱动器的PWM信号进行连续采样，直至相邻两次采样得到的PWM信号逻辑电平值不相等，结束本轮采样，输出的PWM驱动信号电平值保持不变，以上一轮采样输出的PWM信号逻辑电平值作为输出；或者，所有相邻两次采样得到的PWM信号逻辑电平值均相等，且采样次数达到本轮采样次数设定值，则本轮采样结束，输出的PWM驱动信号逻辑电平值更新为本轮采样得到的逻辑电平值。


3.根据权利要求2所述的级联变流器PWM驱动信号滤除窄脉冲的方法，其特征在于，所述采样的采样频率和本轮采样次数设定值均为可调参数。


4.一种级联变流器PWM驱动信号滤除窄脉冲的系统，...

【专利技术属性】
技术研发人员：陈兮，张先鹤，詹习生，韩涛，蔡林，张思远，
申请(专利权)人：湖北师范大学，
类型：发明
国别省市：湖北;42