【技术实现步骤摘要】
FMCW回波信号接收处理系统及激光雷达信号处理装置
本专利技术涉及激光雷达领域,更为具体地,涉及一种FMCW回波信号接收处理系统及激光雷达信号处理装置。
技术介绍
调频连续波(FMCW)雷达是一种通过对连续波进行频率调制来获得距离与速度信息的雷达体制,雷达调频可以采用多种方式,如线性调制和正弦调制。线性调频连续波(LFMCW)雷达是具有高距离分辨率、低发射功率、高接收灵敏度、结构简单等优点,不存在距离盲区,具有比脉冲雷达更好的反隐身、抗背景杂波及抗干扰能力的特点。现有技术采用固定信号频率,不符合不同距离以及高精度测距要求。
技术实现思路
本专利技术的目的在于克服现有技术的不足,提供一种FMCW回波信号接收处理系统及激光雷达信号处理装置,实现了多档可调调频连续波信号调节,通过参数调整,可实现不同距离测距,可满足不同条件下激光雷达精确测距的要求。本专利技术的目的是通过以下技术方案来实现的:一种FMCW回波信号接收处理系统,包括:上位机、网口芯片、AXI_Ethernetlite(IP) ...
【技术保护点】
1.一种FMCW回波信号接收处理系统,其特征在于,包括:/n上位机、网口芯片、AXI_Ethernetlite(IP)+Ethernet_pcs_pma(IP)模块、AXI_Interconnect模块、DDR模块、MIG IP模块、信号采集和存储模块、信号捕获模块、信号跟踪模块和采样信号实时输出模块;所述上位机的输入输出端与网口芯片的输入输出端连接,所述网口芯片的输入输出端与AXI_Ethernetlite(IP)+Ethernet_pcs_pma(IP)模块的输入输出端连接,所述AXI_Ethernetlite(IP)+Ethernet_pcs_pma(IP)模块的输入 ...
【技术特征摘要】
1.一种FMCW回波信号接收处理系统,其特征在于,包括:
上位机、网口芯片、AXI_Ethernetlite(IP)+Ethernet_pcs_pma(IP)模块、AXI_Interconnect模块、DDR模块、MIGIP模块、信号采集和存储模块、信号捕获模块、信号跟踪模块和采样信号实时输出模块;所述上位机的输入输出端与网口芯片的输入输出端连接,所述网口芯片的输入输出端与AXI_Ethernetlite(IP)+Ethernet_pcs_pma(IP)模块的输入输出端连接,所述AXI_Ethernetlite(IP)+Ethernet_pcs_pma(IP)模块的输入输出端与AXI_Interconnect模块的输入输出端连接,所述AXI_Interconnect模块的第一输入输出端与MIGIP模块的输入输出端连接,所述MIGIP模块的输入输出端与DDR模块的输入输出端连接;所述AXI_Interconnect模块的第二输入输出端与信号采集和存储模块的输入输出端连接,所述AXI_Interconnect模块的第三输入输出端与信号捕获模块的输入输出端连接。
2.根据权利要求1所述的一种FMCW回波信号接收处理系统,其特征在于,所述信号采集和存储模块包括多个ADC模块、多个输入串行器ISERDES模块、多个复数化处理程序模块、并行线性补偿程序模块、补0和并/串转换模块和FIFO+DMA写模块;第一ADC模块的输出端与第一输入串行器ISERDES模块的输入端连接,第一输入串行器ISERDES模块的输出端与第一复数化处理程序模块的输入端连接,第一复数化处理程序模块的输出端与第一并行线性补偿程序模块的输入端连接,第一并行线性补偿程序模块的输出端与第一补0和并/串转换模块的输入端连接,第一补0和并/串转换模块的输出端与第一FIFO+DMA写模块的输入端连接;第二ADC模块的输出端与第二输入串行器ISERDES模块的输入端连接,第二输入串行器ISERDES模块的输出端与第一复数化处理程序模块的输入端连接,第一复数化处理程序模块的输出端与第一并行线性补偿程序模块的输入端连接,第一并行线性补偿程序模块的输出端与第一补0和并/串转换模块的输入端连接,第一补0和并/串转换模块的输出端与第一FIFO+DMA写模块的输入端连接;第三ADC模块的输出端与第三输入串行器ISERDES模块的输入端连接,第三输入串行器ISERDES模块的输出端与第二复数化处理程序模块的输入端连接,第二复数化处理程序模块的输出端与第二并行线性补偿程序模块的输入端连接,第二并行线性补偿程序模块的输出端与第二补0和并/串转换模块的输入端连接,第二补0和并/串转换模块的输出端与第二FIFO+DMA写模块的输入端连接。
3.根据权利要求1所述的一种FMCW回波信号接收处理系统,其特征在于,所述信号捕获模块包括DMA读+FIFO模块、丢0和串/并转换模块、复数乘法程序模块、抽取程序模块、FFT程序模块、峰值计算程序模块和8个频率控制字模块、8路并行DDS模块;第一DMA读+FIFO模块的输出端与第一丢0和串/并转换模块的输入端连接,第一丢0和串/并转换模块的输出端与第一复数乘法程序模块的输入端连接,第一复数乘法程序模块的输出端与第一抽取程序模块的输入端连接,第一抽取程序模块的输出端与第一FFT程序模块的输入端连接,第一FFT程序模块的输出端与第一峰...
【专利技术属性】
技术研发人员:张传胜,龚高茂,邓姣,赵海军,
申请(专利权)人:湖南迈克森伟电子科技有限公司,
类型:发明
国别省市:湖南;43
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。