对用于耦合到片上系统的组件的校准参数的引导时间确定技术方案

本文描述了各种另外的和替代的方面。在一些方面中，本公开内容提供了一种对组件进行校准的方法。该方法包括：在辅助SoC处从主要SoC接收用于外部组件的先前校准参数，其中，辅助SoC耦合到外部组件并且被配置为对外部组件进行校准。该方法还包括：由辅助SoC确定先前校准参数的有效性。该方法还包括：由辅助SoC基于所确定的先前校准参数的有效性来操作外部组件。

Determination of lead time for calibration parameters of components for coupling to on-chip systems

【技术实现步骤摘要】
【国外来华专利技术】对用于耦合到片上系统的组件的校准参数的引导时间确定相关申请的交叉引用本申请要求享有于2017年4月7日递交的美国临时专利No.62/483,189、以及与2017年8月21日递交的美国专利申请No.15/682,286的权益。临时申请的内容由此通过引用全部并入本文。
概括说地，本公开内容的教导涉及片上系统(SoC)集成电路设计，并且在某些方面中，涉及确定用于耦合到SoC的组件的校准参数。
技术介绍
计算设备普遍存在。一些计算设备是便携式的，例如移动电话、平板设备和膝上型计算机。随着这些便携式计算设备的功能增加，为了支持这种功能所需要的计算或处理能力以及一般性地数据存储容量也增加。除了这些设备的主要功能，许多设备还包括支持外围功能的元件。例如，蜂窝电话可以包括实现并支持蜂窝电话的主要功能以及静止相机、视频相机、全球定位系统(GPS)导航、网页浏览、发送和接收电子邮件、发送和接收文本消息、按键通话(push-to-talk)能力等外围功能。这些便携式设备中的许多设备包括片上系统(SoC)以实现特定设备上的一个或多个主要和外围功能。SoC通常包括嵌入在集成电路或芯片并耦合到局部总线的多个中央处理单元(CPU)内核。这些CPU内核还可以被布置成更多的计算集群。SoC通常还可以包括硬件组件和其它处理器。同较大的计算设备(例如台式和服务器计算机)一样，SoC在上电时依赖于引导序列或引导代码。引导序列是当功率首次施加于SoC时该SoC执行的初始操作集合。引导代码实现对SoC进行初始化的(例如，自举)过程。出于快速存取、低复杂度、空间效率、低成本和安全原因，引导代码通常存储在只读存储器(ROM)中。引导序列可以利用内部存储器(例如，与SoC在相同芯片上的片上存储器，例如静态随机存取存储器(SRAM))和复杂驱动器来安全地引导SoC，以及外部存储器(例如，与SoC不在相同芯片上的片外存储器，包括动态随机存取存储器(DRAM)，例如双倍数据速率(DDR)同步DRAM(SDRAM)、低功率DDR(LPDDR)等等)以便在SoC具有需要另外存储器来引导的更多功能时节省所使用的内部存储器的量的成本。外部存储器可以与SoC(例如，应用处理器、调制解调器芯片等等)堆叠、可以被配置为封装体层叠设计、可以完全在外部(例如，不与SoC在相同的封装体上)等等。作为引导序列的一部分，为了使用耦合到SoC的外部存储器或其它组件(例如，温度传感器等等)，可能需要校准(也被称为“训练”)外部存储器或其它组件。例如，外部存储器可以依赖于SoC来确定校准参数，例如用于在SoC的CPU与外部存储器之间通过总线、片上网络(NoC)进行通信的定时参数等等。外部存储器可以被配置为：在一个或多个电压下以一个或多个频率(例如，输入/输出(I/O)总线时钟频率)来操作。因此，SoC可能需要跨多个频率和电压来校准外部存储器，并针对各个频率/电压组合来确定定时值或其它校准参数值。用于外部存储器的这些校准参数值还可以取决于外部存储器的特定环境，包括工艺、电压和温度(PVT)变化对片上互连件的影响。因此，对外部存储器的校准可能需要针对包括该外部存储器的特定器件来执行。对于某些类型的外部存储器(例如，LPDDR4或者具有高操作频率和低功率的其它类型存储器)，对外部存储器的校准可能花费显著的时间(例如，3-5秒的数量级来完成)。因此，用于高效外部组件校准的技术是令人期望的。
技术实现思路
以下给出了对本公开内容的一个或多个方面的简要概述，以便提供对这些方面的基本理解。该概述不是对本公开内容的所有预期方面的泛泛概括，也不旨在标识本公开内容的全部方面的关键或重要元素或者描述本公开内容的任何或全部方面的范围。其唯一目的在于以简化形式呈现本公开内容的一个或多个方面的一些概念，作为后文所给出的更详细描述的序言在一些方面中，本公开内容提供了一种对组件进行校准的方法。所述方法包括：在辅助SoC处从主要SoC接收用于外部组件的先前校准参数，其中，所述辅助SoC耦合到所述外部组件并且被配置为对所述外部组件进行校准。所述方法还包括：由所述辅助SoC确定所述先前校准参数的有效性。所述方法还包括：由所述辅助SoC基于所确定的所述先前校准参数的有效性来操作所述外部组件。在一些方面中，本公开内容提供了一种电路。所述电路包括：主要SoC，所述主要SoC包括：第一总线、耦合到所述第一总线的第一处理器、耦合到所述第一总线的存储控制器、以及耦合到所述第一总线的第一芯片到芯片接口。所述电路还包括：辅助SoC，所述辅助SoC包括：第二总线、耦合到所述第二总线的第二处理器、耦合到所述第二总线的组件接口，其中，所述组件接口被配置为与外部组件对接，以及耦合到所述第二总线的第二芯片到芯片接口，其中，所述第二芯片到芯片接口被配置为：与所述第一芯片到芯片接口对接以提供所述主要SoC与所述辅助SoC之间的通信。所述第二处理器被配置为：从所述第一处理器接收用于所述外部组件的先前校准参数，其中，所述第一处理器被配置为：从耦合到所述存储控制器的存储装置获取所述先前校准参数。所述第二处理器还被配置为：确定所述先前校准参数的有效性。所述第二处理器被配置为：基于所确定的所述先前校准参数的有效性来操作所述外部组件。在一些方面中，本公开内容提供了一种一种其上存储有用于使得电路执行对组件进行校准的方法的指令的计算机可读介质。所述方法包括：在辅助SoC处从主要SoC接收用于外部组件的先前校准参数，其中，所述辅助SoC耦合到所述外部组件并且被配置为对所述外部组件进行校准。所述方法还包括：由所述辅助SoC确定所述先前校准参数的有效性。所述方法还包括：由所述辅助SoC基于所确定的所述先前校准参数的有效性来操作所述外部组件。在一些方面中，本公开内容提供了一种电路。所述电路包括：用于在辅助SoC处从主要SoC接收用于外部组件的先前校准参数的单元，其中，所述辅助SoC耦合到所述外部组件并且被配置为对所述外部组件进行校准。所述电路还包括：用于由所述辅助SoC确定所述先前校准参数的有效性的单元。所述电路还包括：用于由所述辅助SoC基于所确定的所述先前校准参数的有效性来操作所述外部组件的单元。在参阅以下详细描述后将变得更充分地理解本专利技术的这些和其它方面。在参阅下面结合附图对本专利技术的特定的、示例性实施例的描述后，本专利技术的其它方面、特征和实施例对于本领域普通技术人员而言将变得显而易见。虽然可以相对于下面的某些实施例和附图来讨论本专利技术的特征，但是本专利技术的所有实施例可以包括本文所讨论的优势特征中的一个或多个特征。换句话说，虽然将一个或多个实施例讨论成具有某些优势特征，但根据本文所讨论的本专利技术的各个实施例也可以使用这些特征中的一个或多个特征。以类似的方式，虽然下面可以将示例性实施例讨论成设备、系统或者方法实施例，但应当理解的是，可以在各种设备、系统和方法中实现这些示例性实施例。附图说明为了能详细地理解本公开内容的上述特征所用的方式，可以参照各方面来对以上简要概述的内容进行更具体的描述，其中一些方面在附本文档来自技高网...

【技术保护点】
1.一种对组件进行校准的方法，所述方法包括：/n在辅助SoC处从主要SoC接收用于外部组件的先前校准参数，其中，所述辅助SoC耦合到所述外部组件并且被配置为对所述外部组件进行校准；/n由所述辅助SoC确定所述先前校准参数的有效性；以及/n由所述辅助SoC基于所确定的所述先前校准参数的有效性来操作所述外部组件。/n

【技术特征摘要】
【国外来华专利技术】20170407 US 62/483,189;20170821 US 15/682,2961.一种对组件进行校准的方法，所述方法包括：
在辅助SoC处从主要SoC接收用于外部组件的先前校准参数，其中，所述辅助SoC耦合到所述外部组件并且被配置为对所述外部组件进行校准；
由所述辅助SoC确定所述先前校准参数的有效性；以及
由所述辅助SoC基于所确定的所述先前校准参数的有效性来操作所述外部组件。


2.根据权利要求1所述的方法，还包括：
由所述主要SoC控制所述辅助SoC的引导；
由所述辅助SoC基于确定所述先前校准参数无效而确定用于所述外部组件的新的校准参数；
将所述新的校准参数从所述辅助SoC发送给所述主要SoC；以及
使用所述新的校准参数来操作所述外部组件。


3.根据权利要求2所述的方法，其中，所述先前校准参数是基于用于确定校准参数的先前一个或多个数据集来确定的，并且还包括：接收用于确定校准参数的一个或多个新的数据集作为对用于确定校准参数的所述先前一个或多个数据集的更新，其中，所述新的校准参数是基于用于确定校准参数的所述一个或多个新的数据集来确定的。


4.根据权利要求3所述的方法，其中，所述一个或多个新的数据集包括以下各项中的一项或多项：频率矩阵、电压配置、训练算法、或者双倍数据速率动态随机存取存储器参数。


5.根据权利要求2所述的方法，其中，所述先前校准参数包括虚设数据。


6.根据权利要求2所述的方法，还包括：将所述新的校准参数存储在所述主要SoC的存储装置中。


7.根据权利要求6所述的方法，其中，所述辅助SoC不与被配置为存储所述新的校准参数或者所述先前校准参数的任何存储装置直接对接。


8.根据权利要求1所述的方法，还包括：
在所述辅助SoC处从所述主要SoC接收与所述先前校准参数相对应的先前校验和；以及
在所述辅助SoC处基于先前校准参数、由所述辅助SoC用于确定校准参数的一个或多个数据集中的至少一个数据集、以及所述辅助SoC的标识符来计算新的校验和，其中，确定所述先前校准参数的有效性包括：将所述先前校验和与所述新的校验和进行比较。


9.根据权利要求1所述的方法，还包括：
在所述辅助SoC处从所述主要SoC接收与所述先前校准参数相对应的先前认证标签；以及
基于认证算法，在所述辅助SoC处基于以下各项来计算新的认证标签：先前校准参数、由所述辅助SoC用于确定校准参数的一个或多个数据集中的至少一个数据集、以及基于所述辅助SoC的标识符的密钥，其中，所述密钥是由所述辅助SoC计算的并且不可用于所述主要SoC，其中，所述认证算法不可用于所述主要SoC，并且其中，确定所述先前校准参数的有效性包括：将所述先前认证标签与所述新的认证标签进行比较。


10.根据权利要求1所述的方法，其中，所述外部组件是以下情形中的一项：与所述辅助SoC堆叠在一起、与所述辅助SoC一起被配置为封装体层叠设计、或者在与所述辅助SoC不同的封装体上。


11.根据权利要求1所述的方法，其中，接收所述先前校准参数是在传输层上执行的。


12.根据权利要求1所述的方法，还包括：基于确定所述先前校准参数有效而使用所述先前校准参数来操作所述外部组件。


13.根据权利要求1所述的方法，其中，所述外部组件包括外部存储器。


14.一种电路，包括：
主要SoC，所述主要SoC包括：
第一总线；
耦合到所述第一总线的第一处理器；
耦合到所述第一总线的存储控制器；以及
耦合到所述总线的第一芯片到芯片接口；
辅助SoC，所述辅助SoC包括：
第二总线；
耦合到所述第二总线的第二处理器；
耦合到所述第二总线的组件接口，其中，所述组件接口被配置为与外部组件对接；以及
耦合到所述第二总线的第二芯片到芯片接口，其中，所述第二芯片到芯片接口被配置为：与所述第一芯片到芯片接口对接以提供所述主要SoC与所述辅助SoC之间的通信；
其中，所述第二处理器被配置为：
从所述第一处理器接收用于所述外部组件的先前校准参数，其中，所述第一处理器被配置为：从耦合到所述存储控制器的存储装置获取所述先前校准参数；
确定所述先前校准参数的有效性；以及
基于所确定的所述先前校准参数的有效性来操作所述外部组件。


15.根据权利要求14所述的电路，其中，所述主要SoC被配置为：控制所述辅助So...

【专利技术属性】
技术研发人员：D·帕克阿里，S·R·沙拉麦克哈拉，R·帕雷赫，D·戴维斯科拉，D·帕特尔，E·塔塞斯基，Y·李，A·甘特曼，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US