消除反射的封装迹线设计制造技术

公开了消除反射的封装迹线设计。一种封装迹线设计技术提供反射的至少部分消除。在提供具有经由第一衬底迹线、中间迹线和第二衬底迹线耦合至第二管芯的第一管芯的高带宽芯片到芯片链路的一个说明性方法中，所述方法包括：(a)确定电信号穿过所述第一衬底迹线的第一传播延迟，所述电信号具有预定符号间隔；(b)确定所述电信号穿过所述第二衬底迹线的第二传播延迟；以及(c)为所述第一和第二衬底迹线中的至少一个设定长度，所述长度产生所述第一和第二传播延迟之间的差值，所述差值具有等于所述预定符号间隔的一半的量值。

Design of package trace to eliminate reflection

【技术实现步骤摘要】
消除反射的封装迹线设计
技术介绍
集成电路(“IC”)被合并到许多电子设备中。为了提供模块化和改进的实用性，常规对IC进行封装以提供用于将IC连接到电子设备、组件和系统的印刷电路板的可焊接端子。端子通常被集成到封装衬底中，封装衬底进而提供将端子连接到IC芯片表面上的电极或焊盘的引线或印刷电路迹线。管芯、封装衬底和印刷电路板之间的电连接通常由焊料凸块或焊球提供，焊料凸块或焊球可布置成形成所谓的球栅阵列(BGA)。对于穿过芯片之间的互连的高频信号，使用传输线模型可以最好地理解信号传播。在这个模型中，凸块和焊球表示具有小阻抗失配的接口，其可以产生信号反射并由此向传送的信号中引入失真。解决这些反射的现有技术尝试依赖于主动消除或均衡，这可能不期望地增加电路复杂度、组件计数和/或功耗。
技术实现思路
因此，本文公开了一种提供反射的至少部分消除的封装迹线设计，以及采用所公开的设计原理的设备和方法。在提供高带宽芯片到芯片链路(该链路具有经由第一衬底迹线、中间迹线和第二衬底迹线耦合到第二管芯的第一管芯)的一个说明性方法中，该方法包括：(a)确定电信号穿过第一衬底迹本文档来自技高网...

【技术保护点】
1.一种提供高带宽芯片到芯片链路的方法，该高带宽芯片到芯片链路具有经由第一衬底迹线、中间迹线和第二衬底迹线耦合至第二管芯的第一管芯，所述方法包括：/n确定电信号穿过所述第一衬底迹线的第一传播延迟，所述电信号具有预定符号间隔；/n确定所述电信号穿过所述第二衬底迹线的第二传播延迟；以及/n为所述第一和第二衬底迹线中的至少一个设定长度，所述长度产生所述第一和第二传播延迟之间的差值，所述差值具有等于所述预定符号间隔的一半的量值。/n

【技术特征摘要】
1.一种提供高带宽芯片到芯片链路的方法，该高带宽芯片到芯片链路具有经由第一衬底迹线、中间迹线和第二衬底迹线耦合至第二管芯的第一管芯，所述方法包括：
确定电信号穿过所述第一衬底迹线的第一传播延迟，所述电信号具有预定符号间隔；
确定所述电信号穿过所述第二衬底迹线的第二传播延迟；以及
为所述第一和第二衬底迹线中的至少一个设定长度，所述长度产生所述第一和第二传播延迟之间的差值，所述差值具有等于所述预定符号间隔的一半的量值。


2.如权利要求1所述的方法，还包括：
制造用于封装所述第一和第二管芯中的至少一个的衬底，所述衬底具有拥有所述长度的所述第一和第二迹线中的至少一个。


3.如权利要求2所述的方法，还包括：
组装所述链路，其中所述组装包括将所述第一和第二迹线中的所述至少一个电连接到所述中间迹线。


4.如权利要求1所述的方法，其中，所述第一和第二衬底迹线中的所述至少一个是较长的衬底迹线，并且其中，所述设定包括延伸所述较长的衬底迹线。


5.如权利要求1所述的方法，其中，所述第一管芯、所述第一衬底迹线、所述中间迹线、所述第二衬底迹线和所述第二管芯通过经由电容耦合引入阻抗失配的焊球或凸块电连接。


6.如权利要求5所述的方法，其中，所述第一和第二衬底迹线包括较短的衬底迹线和较长的衬底迹线，并且其中，所述设定包括为所述较短的和较长的衬底迹线的每一个设定长度。


7.一种电子组件，包括：
第一管芯，具有发射器电路；
第二管芯，具有接收器电路；
第一衬底迹线，与所述发射器电路电连接；
第二衬底迹线，与所述接收器电路电连接；以及
一个或多个中间迹线，与所述第一和第二衬底迹线串联电连接，以传送具有预定符号间隔的数字信号，
所述第一衬底迹线和所述第二衬底迹线分别向所述数字信号提供第一和第二传播延迟，所述第一和第二传播延迟的差值具有等于所述预定符号间隔的一半的量值。


8.如权利要求7所述的电子组件，其中，所述第一管芯、所述衬底迹线、一个或多个中间迹线、第二衬底迹线、和第二管芯通过经由电容耦合引入阻抗失配的焊球或凸块电连接。


9....

【专利技术属性】
技术研发人员：刘西柯，马梦颖，
申请(专利权)人：默升科技集团有限公司，
类型：发明
国别省市：开曼群岛;KY