一种用于压电能量收集的无电感自启动能量收集系统技术方案

本发明专利技术涉及电源管理技术领域，具体涉及一种用于压电能量收集的无电感自启动能量收集系统，包括同步电容开关电路、过零检测模块、脉冲产生模块、脉冲排序模块、门过驱动电压电平V

An inductive free self starting energy collection system for piezoelectric energy collection

【技术实现步骤摘要】
一种用于压电能量收集的无电感自启动能量收集系统
本专利技术涉及电源管理
，具体涉及一种用于压电能量收集的无电感自启动能量收集系统。
技术介绍
随着化石能源的日益减少，寻找一种新的能源一直是人们从未停止的工作。在太阳能、热能、振动能等几种生活中常见的能源中，振动能因为有着较高的功率密度，压电能量收集技术在无线传感器网络节点供电方面引起了广泛的研究兴趣。为了有效地利用收集到的能量，国内外学者在压电能量收集接口电路方面展开了一系列研究。在提高能量提取效率方面，同步开关电感技术被认为是目前最有效的方法之一，但是其冷启动问题并没有解决。系统一旦存在冷启动问题，在励磁水平较低或者是没有能量输入的情况下，系统将永远无法工作。同时，同步开关电感技术中，电感是不可或缺的元件，在有些系统中为了提高能量提取的效率，不断的增加电感值，这与实现系统微型化和提高系统的集成度背道而驰。另外，当环境中的振动能较为充足时，产生的能量只能即存即用，剩余的能量并没有被存储起来以备振动微弱时供系统使用。
技术实现思路
本专利技术的目的在于克服现有技术中存在的问题，提供一种用于压电能量收集的无电感自启动能量收集系统，它减小了系统的体积，解决了系统冷启动的问题，同时有效地利用了系统所收集到的能量。为实现上述技术目的，达到上述技术效果，本专利技术是通过以下技术方案实现的：一种用于压电能量收集的无电感自启动能量收集系统，包括同步电容开关电路、过零检测模块、脉冲产生模块、脉冲排序模块、门过驱动电压电平VDDA产生模块、冷启动模块和LDO电路，所述同步电容开关电路包括振动等效电流源Ip、振动等效电容Cp、三十三个模拟开关、十七个开关电容、肖特基二极管D1、肖特基二极管D2、肖特基二极管D3、肖特基二极管D4、存储电容CS；所述过零检测模块包括第一电压比较器、第二电压比较器、反相器、二输入与门、D触发器，其中第一电压比较器的正极端接振动源的P端，第二电压比较器的正极端接振动源的N端，第一电压比较器与第二电压比较器的负极端共同接入一参考电压源，第一电压比较器的输出作为D触发器的使能端信号，第二电压比较器的输出经反相器反相后，作为D触发器的时钟控制信号，D触发器的D端接VDD,输出端产生脉冲排序模块的控制信号PN，第一电压比较器与第二电压比较器的输出作为二输入与门的输入信号，产生脉冲产生模块的控制信号SYN；所述脉冲产生模块由十七个脉冲单元组成，十七个脉冲单元通过级联的方式连接，控制信号SYN通过与第一个脉冲单元相连接入脉冲产生模块，其上升沿依次驱动十七个脉冲单元，每一个脉冲单元使能端的控制信号由VDD提供，每一个脉冲单元产生一个脉冲，在所述脉冲产生模块产生十七个连续脉冲后，由脉冲排序模块对十七个连续脉冲进行排序，且排序工作要在驱动开关对VPT进行翻转之前完成；所述脉冲排序模块包括八个多路复用器，所述十七个脉冲信号中第一个和第十个脉冲单元产生的脉冲信号作为第一个多路复用器的输入，产生第一个开关电容上的开关信号Φ1p、Φ1n，第二个和第十一个脉冲单元产生的脉冲信号作为第二个多路复用器的输入，产生第二个开关电容上的开关信号Φ2p、Φ2n，依次类推，第八个和第十七个脉冲单元产生的脉冲信号作为第八个多路复用器的输入，产生第八个开关电容上的开关信号Φ8p、Φ8n，第九个脉冲单元产生的脉冲信号Φ0通过一个二输入与门和一个二输入或门级联，PN作为脉冲排序模块的控制信号，控制脉冲排序模块中的脉冲排序方式；门过驱动电压电平VDDA产生模块用来产生开关的驱动电平；冷启动模块在系统输入励磁水平低的情况下能够使系统自启动，在环境振动能源充足的情况下，LDO电路能为负载提供稳定的电压。进一步地，所述门过驱动电压电平VDDA产生模块由环形振荡器、分频器、非重叠时钟产生模块、电平移位器和SCDC-DC转换器组成，环形振荡器由十个第一电阻、五个第一反相器、五个第一电容、PMOS1、PMOS2，十个第一电阻分别定义为R1、R2、R3、R4、R5、R6、R7、R8、R9、R10，五个第一反相器分别定义为INV7、INV8、INV9、INV10、INV11，五个第一电容分别定义为C2、C3、C4、C5、C6，第一电阻和第一反相器按照R1，INV7，R2，R3，INV8，R4，R5，INV9，R6，R7，INV10，R8，R9，INV11，R10的顺序依次连接，所有的有源元件所需电源均由VDD提供，所有元件共地，第一电容C2、第一电容C3、第一电容C4、第一电容C5和第一电容C6的一端分别接第一电容电阻R1的左端、第一电容电阻R5的左端、第一电容电阻R7的左端、第一电容电阻R9的左端和PMOS1的栅极，第一电容C2、C3、C4、C5、C6的另一端均接地，R10右端与PMOS1的漏级相连，PMOS1与PMOS2的源极相连且与VDD相连，PMOS1的栅极与PMOS2的漏级相连，R1左端与R10右端相连并由R10右端输出8kHz时钟频率，由环形振荡器产生的8kHz的时钟频率需要经过分频器进行分频产生1kHz的时钟频率，分频器由D触发器DFF2、D触发器DFF3、D触发器DFF4组成，D触发器DFF2、D触发器DFF3、D触发器DFF4的使能端均与VDD相连，D触发器DFF2的时钟端与环形振荡器的输出端相连，D端与端相连，Q端与D触发器DFF3的时钟端相连，D触发器DFF3的D端与其相连，Q端与D触发器DFF4的D端相连，D触发器DFF4的D端与其相连，Q端为分频器的输出信号，非重叠时钟产生模块的作用是用分频器产生的1kHz的时钟信号产生两个非重叠的时钟信号Φ1和Φ2，非重叠时钟产生模块由五个第二反相器和两个二输入或非门组成，其中五个所述第二反向器分别定义为第二反相器INV12、第二反相器INV13、第二反相器INV14、第二反相器INV15、第二反相器INV16，两个所述二输入或非门分别定义为二输入或非门NOR1、二输入或非门NOR2，分频器的输出与二输入或非门NOR1的A输入端及第二反相器INV14的输入端相连，二输入或非门NOR1的B输入端与第二反相器INV16的输出端相连，二输入或非门NOR1的输出端与第二反相器INV12的输入端相连，第二反相器INV12的输出端与第二反相器INV13的输入端相连，第二反相器INV14的输出端与二输入或非门NOR2的B输入端相连，二输入或非门NOR2的A输入端与与第二反相器INV13的输出端相连，二输入或非门NOR2的输出端与反相器INV15的输入端相连，反相器INV15的输出端与第二反相器INV16的输出端相连，第二反相器INV13的输出端和第二反相器INV16的输出端分别输出两个非重叠的时钟信号Φ1和Φ2，Φ1和Φ2经过两个相同的电平移位器进行移位以驱动SCDC-DC转换器，电平移位器由五个PMOS和五个NMOS组成，五个PMOS分别定义为PMOS3、PMOS4、PMOS5、PMOS6、PMOS7，五个NMOS分别定义为NMOS1、NMOS2、NMOS3、NMOS4、NMOS5，PMOS3和NMOS1的栅极与非重叠时钟信号本文档来自技高网...

【技术保护点】
1.一种用于压电能量收集的无电感自启动能量收集系统，其特征在于，包括同步电容开关电路、过零检测模块、脉冲产生模块、脉冲排序模块、门过驱动电压电平V

【技术特征摘要】
1.一种用于压电能量收集的无电感自启动能量收集系统，其特征在于，包括同步电容开关电路、过零检测模块、脉冲产生模块、脉冲排序模块、门过驱动电压电平VDDA产生模块、冷启动模块和LDO电路，
所述同步电容开关电路包括振动等效电流源Ip、振动等效电容Cp、三十三个模拟开关、十七个开关电容、肖特基二极管D1、肖特基二极管D2、肖特基二极管D3、肖特基二极管D4、存储电容CS；
所述过零检测模块包括第一电压比较器、第二电压比较器、反相器、二输入与门、D触发器，其中第一电压比较器的正极端接振动源的P端，第二电压比较器的正极端接振动源的N端，第一电压比较器与第二电压比较器的负极端共同接入一参考电压源，第一电压比较器的输出作为D触发器的使能端信号，第二电压比较器的输出经反相器反相后，作为D触发器的时钟控制信号，D触发器的D端接VDD,输出端产生脉冲排序模块的控制信号PN，第一电压比较器与第二电压比较器的输出作为二输入与门的输入信号，产生脉冲产生模块的控制信号SYN；
所述脉冲产生模块由十七个脉冲单元组成，十七个脉冲单元通过级联的方式连接，控制信号SYN通过与第一个脉冲单元相连接入脉冲产生模块，其上升沿依次驱动十七个脉冲单元，每一个脉冲单元使能端的控制信号由VDD提供，每一个脉冲单元产生一个脉冲，在所述脉冲产生模块产生十七个连续脉冲后，由脉冲排序模块对十七个连续脉冲进行排序，且排序工作要在驱动开关对VPT进行翻转之前完成；
所述脉冲排序模块包括八个多路复用器，所述十七个脉冲信号中第一个和第十个脉冲单元产生的脉冲信号作为第一个多路复用器的输入，以产生第一个开关电容上的开关信号Φ1p、Φ1n，第二个和第十一个脉冲单元产生的脉冲信号作为第二个多路复用器的输入，产生第二个开关电容上的开关信号Φ2p、Φ2n，依次类推，第八个和第十七个脉冲单元产生的脉冲信号作为第八个多路复用器的输入，产生第八个开关电容上的开关信号Φ8p、Φ8n，第九个脉冲单元产生的脉冲信号Φ0通过一个二输入与门和一个二输入或门级联，PN作为脉冲排序模块的控制信号，控制脉冲排序模块中的脉冲排序方式；
门过驱动电压电平VDDA产生模块用来产生开关的驱动电平；
冷启动模块在系统输入励磁水平低的情况下能够使系统自启动，在环境振动能源充足的情况下，LDO电路能为负载提供稳定的电压。


2.根据权利要求1所述的一种用于压电能量收集的无电感自启动能量收集系统，其特征在于，所述门过驱动电压电平VDDA产生模块由环形振荡器、分频器、非重叠时钟产生模块、电平移位器和SCDC-DC转换器组成，环形振荡器由十个第一电阻、五个第一反相器、五个第一电容、PMOS1、PMOS2，十个第一电阻分别定义为R1、R2、R3、R4、R5、R6、R7、R8、R9、R10，五个第一反相器分别定义为INV7、INV8、INV9、INV10、INV11，五个第一电容分别定义为C2、C3、C4、C5、C6，第一电阻和第一反相器按照R1，INV7，R2，R3，INV8，R4，R5，INV9，R6，R7，INV10，R8，R9，INV11，R10的顺序依次连接，所有的有源元件所需电源均由VDD提供，所有元件共地，第一电容C2、第一电容C3、第一电容C4、第一电容C5和第一电容C6的一端分别接第一电阻R1的左端、第一电阻R5的左端、第一电阻R7的左端、第一电阻R9的左端和PMOS1的栅极，第一电容C2、C3、C4、C5、C6的另一端均接地，R10右端与PMOS1的漏级相连，PMOS1与PMOS2的源极相连且与VDD相连，PMOS1的栅极与PMOS2的漏级相连，R1左端与R10右端相连并由R10右端输出8kHz时钟频率，由环形振荡器产生的8kHz的时钟频率需要经过分频器进行分频产生1kHz的时钟频率，分频器由D触发器DFF2、D触发器DFF3、D触发器DFF4组成，D触发器DFF2、D触发器DFF3、D触发器DFF4的使能端均与VDD相连，D触发器DFF2的时钟端与环形振荡器的输出端相连，D端与端相连，Q端与D触发器DFF3的时钟端相连，D触发器DFF3的D端与其相连，Q端与D触发器DFF4的D端相连，D触发器DFF4的D端与其相连，Q端为分频器的输出信号，非重叠时钟产生模块的作用是利用分频器产生的1kHz的时钟信号产生两个非重叠的时钟信号Φ1和Φ2，非重叠时钟产生模块由五个第二反相器和两个二输入或非门组成，其中五个所述第二反向器分别定义为第二反相器INV12、第二反相器INV13、第二反相器INV14、第二反相器INV15、第二反相器INV16，两个所述二输入或非门分别定义为二输入或非门NOR1、二输入或非门NOR2，分频器的输出与二输入或非门NOR1...

【专利技术属性】
技术研发人员：张章，唐锁，唐泽晨，马渊明，程心，解光军，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：安徽;34