反相器、GOA电路及显示面板制造技术

本申请实施例提供的反相器、GOA电路及显示面板，该反相器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一测试晶体管、第二测试晶体管以及第三测试晶体管。本申请实施例提供的反相器、GOA电路及显示面板，通过采用在反相器内设置第一测试晶体管、第二测试晶体管以及第三测试晶体管，从而使得通过不同的导通方式来实现不同的反相器配比，可以降低成本，实现反相器配比多样性。

Inverter, Goa circuit and display panel

【技术实现步骤摘要】
反相器、GOA电路及显示面板
本申请涉及显示
，具体涉及一种反相器、GOA电路及显示面板。
技术介绍
GateDriverOnArray，简称GOA，也就是利用现有薄膜晶体管阵列制程将行扫描驱动信号电路制作在阵列基板上，实现逐行扫描的驱动方式。为了使得GOA电路输出的信号的波形正常，就需要使得上拉节点保持正常该有的电位。为了使得上拉节点的波形正常，就需要确保GOA电路内的反相器正常工作。而对于反相器,不同的晶体管尺寸配比，会使得反相器内晶体管受到的压力不同，反相器比例不合适，会使得反相器内的晶体管的阈值电压偏移严重，长时间工作时，其晶体管的电性容易受到破坏，从而导致反相器不能够正常工作，上拉节点的波形就会变形严重,影响GOA电路输出的信号的波形。虽然模拟能看出不同晶体管配比下，GOA电路输出的信号的波形的输出情况，但是实际晶体管加电后所受的电压与模拟差异较大，且模拟很难准确给出相应薄膜晶体管的电性曲线，这就导致模拟与实际不能很好匹配。这种情况下，通常需要通过实际作出相应显示面板来验证其在实际情况下的稳定性，才能确定哪种配比下的反相本文档来自技高网...

【技术保护点】
1.一种反相器，所述反相器应用于GOA电路中，所述GOA电路具有一上拉节点，其特征在于，所述反相器包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一测试晶体管、第二测试晶体管以及第三测试晶体管；/n所述第一晶体管的栅极、所述第一晶体管的源极以及所述第三晶体管的源极电性连接于第一测试信号线，所述第一晶体管的漏极、所述第二晶体管的漏极以及所述第三晶体管的栅极均电性连接于第一节点，所述第二晶体管的栅极以及所述第四晶体管的栅极均电性连接于所述上拉节点，所述第二晶体管的源极以及所述第四晶体管的源极均电性连接于恒压低电平信号，所述第三晶体管的漏极以及所述第四晶体管的漏极均电性连接第二节点；/n其中...

【技术特征摘要】
1.一种反相器，所述反相器应用于GOA电路中，所述GOA电路具有一上拉节点，其特征在于，所述反相器包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一测试晶体管、第二测试晶体管以及第三测试晶体管；
所述第一晶体管的栅极、所述第一晶体管的源极以及所述第三晶体管的源极电性连接于第一测试信号线，所述第一晶体管的漏极、所述第二晶体管的漏极以及所述第三晶体管的栅极均电性连接于第一节点，所述第二晶体管的栅极以及所述第四晶体管的栅极均电性连接于所述上拉节点，所述第二晶体管的源极以及所述第四晶体管的源极均电性连接于恒压低电平信号，所述第三晶体管的漏极以及所述第四晶体管的漏极均电性连接第二节点；
其中，所述第一测试晶体管的栅极、所述第二测试晶体管的栅极以及所述第三测试晶体管的栅极均电性连接于所述第一节点，所述第一测试晶体管的漏极、所述第二测试晶体管的漏极以及所述第三测试晶体管的漏极均电性连接于所述第二节点，所述第一测试晶体管的源极电性连接于第二测试信号线，所述第二测试晶体管的源极电性连接于第三测试信号线，所述第三测试晶体管的源极电性连接于第四测试信号线。


2.根据权利要求1所述的反相器，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第一测试晶体管、所述第二测试晶体管以及所述第三测试晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。


3....

【专利技术属性】
技术研发人员：奚苏萍，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东;44