使用梯度的保守光栅化制造技术

本发明专利技术描述了保守光栅化硬件，其包括硬件逻辑，所述硬件逻辑被布置成对图元的每个边缘以及对微图块中每个像素的两个拐角执行边缘测试计算。被使用的两个拐角是基于边缘的梯度选择的，一个拐角的边缘测试结果是内覆盖结果，另一拐角的边缘测试结果是该像素的外覆盖结果。通过在与门中组合所述像素和所述图元的每一个边缘的外覆盖结果，计算所述像素和所述图元的总外覆盖结果。以相似方式计算所述像素的总内覆盖结果。

Conservative rasterization using gradients

【技术实现步骤摘要】
使用梯度的保守光栅化
技术介绍
在计算机图形学中，代表场景中的物体的一组表面被划分成许多较小和较简单的片断(称作图元)，这些片断通常是三角形的，更适合渲染。产生的被划分表面通常是原始表面的近似，但这种近似的准确性可通过增大所生成的图元的数目来提高，这又通常导致图元更小。次划分的数量通常是由细节层次(LOD)确定的。因此通常使用需要较高细节层次的增大数目的图元，例如，因为物体更靠近观察者和/或物体具有更复杂的形状。然而，使用较大数目的三角形增加了渲染场景所需的处理努力，因此增大了执行该处理的硬件的大小。而且，由于平均三角形大小减小，所以混叠(例如，当有角度的线参差不齐地出现时)出现得更频繁，因此图形处理系统使用抗混叠技术，这通常涉及获取每个像素的几个样本，随后对数据进行滤波。由于被生成的图元的数目增加，处理图元的图形处理系统的能力变得更重要。提高图形处理系统的效率的一种已知方式是以tile-based(基于图块)方式渲染图像。这样，图元将被渲染到的渲染空间被划分成多个图块(tile)，这些图块然后被相互独立地渲染。Tile-based图形系统包括平铺图元的平铺单元，即本文档来自技高网...

【技术保护点】
1.一种被布置成在渲染空间(100)中渲染的图形处理管线(200)，其中，所述渲染空间(100)被细分成多个图块(102)，每个图块被细分成多个微图块(104)，每个微图块包括像素(106)的相同排列，/n所述图形处理管线包括保守光栅化硬件(212)，并且其中，所述保守光栅化硬件包括：/n多个第一硬件子单元(300)，每个第一硬件子单元被布置成对于微图块中的每个像素对于图元的不同边缘计算所述边缘的外覆盖结果和所述边缘的内覆盖结果；和/n多个第二硬件子单元(320)，每个第二硬件子单元被布置成对于微图块中的不同像素计算所述图元的外覆盖结果和所述图元的内覆盖结果；/n其中，每个第一硬件子单元(30...

【技术特征摘要】
20180629 GB 1810718.51.一种被布置成在渲染空间(100)中渲染的图形处理管线(200)，其中，所述渲染空间(100)被细分成多个图块(102)，每个图块被细分成多个微图块(104)，每个微图块包括像素(106)的相同排列，
所述图形处理管线包括保守光栅化硬件(212)，并且其中，所述保守光栅化硬件包括：
多个第一硬件子单元(300)，每个第一硬件子单元被布置成对于微图块中的每个像素对于图元的不同边缘计算所述边缘的外覆盖结果和所述边缘的内覆盖结果；和
多个第二硬件子单元(320)，每个第二硬件子单元被布置成对于微图块中的不同像素计算所述图元的外覆盖结果和所述图元的内覆盖结果；
其中，每个第一硬件子单元(300)包括：
象限选择硬件(301)，所述象限选择硬件被布置成使用限定图元边缘的向量的梯度识别第一像素拐角位置和第二像素拐角位置；和
边缘测试计算硬件(302)，所述边缘测试计算硬件被布置成对于所述微图块中每一个像素中的每个像素拐角位置计算对所述像素拐角位置是否在所述边缘的左边进行指示的值，其中，所述第一像素拐角位置的值是所述像素的外覆盖结果，并且所述第二像素拐角位置的值是所述像素的内覆盖结果；
并且其中，每个第二硬件子单元(320)包括：
第一多个与门(308)，所述微图块中的每个像素用一个与门，并且每个与门被布置成接收所述像素和每一个所述边缘的外覆盖结果作为输入，所述输入来自所述第一硬件子单元中的每一个，并且其中，所述与门的输出是所述像素和所述图元的外覆盖结果；和
第二多个与门(308)，所述微图块中的每个像素用一个与门，并且每个与门被布置成接收所述像素和每一个所述边缘的内覆盖结果作为输入，所述输入来自所述第一硬件子单元中的每一个，并且其中，所述与门的输出是所述像素和所述图元的内覆盖结果。


2.根据权利要求1所述的图形处理管线，其中，所述边缘测试计算硬件包括一个或多个硬件布置(800,820)，每个硬件布置被布置成使用所述边缘的乘积之和执行边缘测试，每个硬件布置包括：
微图块组件硬件元件(802)，所述微图块组件硬件元件包括硬件逻辑，所述硬件逻辑被布置成使用所述乘积之和以及所述渲染空间中图块内的微图块的坐标计算第一输出；
多个像素组件硬件元件(804,824)，每个像素组件硬件元件包括硬件逻辑，所述硬件逻辑被布置成使用所述乘积之和以及相对于所述微图块的原点定义的不同像素的坐标计算多个第二输出中的一个；
两个子采样组件硬件元件(806)，每个子采样组件硬件元件包括硬件逻辑，所述硬件逻辑被布置成使用所述乘积之和以及相对于像素的原点定义的不同像素拐角位置的坐标计算第三输出；
多个加法器，所述多个加法器被布置成通过对每个输出结果组合所述第一输出、所述多个第二输出中的一个和第三输出的不同组合，并行地生成所述乘积之和的多个输出结果。


3.根据权利要求2所述的图形处理管线，其中，一个或多个所述硬件布置还包括：
多个多路复用器(810)，所述多个多路复用器被布置成选择所述第一输出、所述多个第二输出中的一个和第三输出的不同组合。


4.根据权利要求2所述的图形处理管线，其中，所述多个加法器包括：
多个加法比较元件(808)，每个加法比较元件被布置成通过组合所述第一输出、所述多个第二输出中的一个和第三输出的不同组合，生成所述多个外覆盖结果或内覆盖结果中的不同的一个。


5.根据权利要求4所述的图形处理管线，其中，一个或多个所述硬件布置还包括：
第一多个多路复用器(810)，所述第一多个多路复用器中的每一个多路复用器具有多个输入和一个输出，其中，每个输入被布置成从所述多个像素组件硬件元件接收所述多个第二输出中的不同的一个，并且所述多路复用器被布置成选择所接收的第二输出中的一个，并将所选择的第二输出通过所述输出输出到所述多个加法比较元件中的一个；和
第二多个多路复用器(810)，所述第二多个多路复用器中的每一个多路复用器具有多个输入和一个输出，其中，每个输入被布置成从所述多个子采样组件硬件元件接收所述多个第三输出中的不同的一个，并且所述多路复用器被布置成选择所接收的第三输出中的一个，并将所选择的第三输出通过所述输出输出到所述多个加法比较元件中的一个。


6.根据权利要求2所述的图形处理管线，其中，所述多个加法器包括所述多个加法器的第一子组和所述多个加法器的第二子组，
其中，所述像素组件硬件元件(824)中的每一个还包括用于从所述微图块组件硬件元件接收所述第一输出的输入，且所述多个加法器的所述第一子组中的至少一个被布置成对从所述微图块组件硬件元件接收的第一输出和由所述像素组件硬件元件计算的第二输出求和以生成中间结果；并且
其中，所述多个加法器的所述第二子组包括：
多个加法比较元件(828)，每个加法比较元件被布置成通过将所述中间结果中的一个和第三输出的不同组合进行求和，生成所述多个外覆盖结果和内覆盖结果中的不同的一个。


7.根据权利要求6所述的图形处理管线，其中，一个或多个所述硬件布置还包括：
第一多个多路复用器(810)，所述第一多个多路复用器中的每一个多路复用器具有多个输入和一个输出，其中，每个输入被布置成从所述多个像素组件硬件元件接收所述中间结果中的不同的一个，并且所述多路复用器被布置成选择所接收的中间结果中的一个，并将所选择的中间结果通过所述输出输出到所述多个加法比较元件中的一个；和
第二多个多路复用器(410)，所述第二多个多路复用器中...

【专利技术属性】
技术研发人员：卡斯珀·范本特姆，
申请(专利权)人：想象技术有限公司，
类型：发明
国别省市：英国;GB