显示基板、制备方法及显示装置制造方法及图纸

本发明专利技术提供一种显示基板、制备方法及显示装置，显示基板包括衬底基板，衬底基板一侧的纵横交错的栅线和数据线交叉限定了多个像素单元，还包括：栅电极，通过其所在像素单元行的栅线接收对应的GOA单元的栅极驱动信号；上拉电极，与其所在像素单元行对应的GOA单元的上拉节点电连接；上拉电极和栅电极之间至少通过绝缘层隔开，栅电极与栅线中的至少一者在衬底基板上的正投影和上拉电极在衬底基板上的正投影具有重叠部分。制备方法适用于制备上述显示基板。本发明专利技术在像素区内制作上拉电极，与像素区内的栅电极/栅线形成GOA电路的存储电容的部分或全部，有效减小GOA电路位于非显示区的占用空间，有利于实现窄边框的显示基板。

Display base plate, preparation method and display device

【技术实现步骤摘要】
显示基板、制备方法及显示装置
本专利技术涉及显示
，尤其涉及一种显示基板、制备方法及显示装置。
技术介绍
一般而言，对于GOA(GateDrivenonArray，阵列基板上栅驱动集成)电路产品，实现栅极驱动功能的结构设置在显示面板的非显示区。如图1所示，显示面板包括显示区31和位于该显示区周边的非显示区，其中，GOA电路可以设置在显示区的相对的两侧(双边驱动)，图1示出了位于非显示区的GOA区32，GOA区32中具有电容区33。此外，GOA电路也可以设置在显示区的一侧(单边驱动)。GOA技术有助于实现窄边框，但在实现显示产品边框极窄化的同时，非显示区的布线空间被大幅压缩，为了保证屏占比，需要进一步减小栅极驱动电路的尺寸。
技术实现思路
鉴于现有技术中的上述缺陷或不足，期望提供一种显示基板、制备方法及显示装置。第一方面，本专利技术提供一种显示基板，包括衬底基板，所述衬底基板的一侧形成有多条平行的栅线和多条平行的数据线，所述栅线和所述数据线相互绝缘并交叉限定了多个像素单元，还包括：栅电极，所述栅电极与所述本文档来自技高网...

【技术保护点】
1.一种显示基板，包括衬底基板，所述衬底基板的一侧形成有多条平行的栅线和多条平行的数据线，所述栅线和所述数据线相互绝缘并交叉限定了多个像素单元，其特征在于，还包括：/n栅电极，所述栅电极与所述栅线同层形成，通过其所在像素单元行的栅线接收对应的GOA单元的栅极驱动信号；/n上拉电极，位于所述衬底基板设有所述栅电极的一侧，所述上拉电极与所述栅电极异层设置，所述上拉电极和所述栅电极至少通过位于两者之间的绝缘层互相绝缘，每行像素单元的所述上拉电极与所在像素单元行对应的GOA单元的上拉节点电连接；/n所述栅电极与所述栅线中的至少一者在所述衬底基板上的正投影和所述上拉电极在所述衬底基板上的正投影具有重叠部...

【技术特征摘要】
1.一种显示基板，包括衬底基板，所述衬底基板的一侧形成有多条平行的栅线和多条平行的数据线，所述栅线和所述数据线相互绝缘并交叉限定了多个像素单元，其特征在于，还包括：
栅电极，所述栅电极与所述栅线同层形成，通过其所在像素单元行的栅线接收对应的GOA单元的栅极驱动信号；
上拉电极，位于所述衬底基板设有所述栅电极的一侧，所述上拉电极与所述栅电极异层设置，所述上拉电极和所述栅电极至少通过位于两者之间的绝缘层互相绝缘，每行像素单元的所述上拉电极与所在像素单元行对应的GOA单元的上拉节点电连接；
所述栅电极与所述栅线中的至少一者在所述衬底基板上的正投影和所述上拉电极在所述衬底基板上的正投影具有重叠部分。


2.根据权利要求1所述的显示基板，其特征在于，所述上拉电极在所述衬底基板上的正投影位于所述栅电极和/或所述栅线在所述衬底基板上的正投影的区域内。


3.根据权利要求1所述的显示基板，其特征在于，每个像素单元还包括位于所述绝缘层远离所述衬底基板一侧的像素电极，所述上拉电极与所述像素电极共层设置且彼此绝缘，且所述上拉电极的材质与所述像素电极的材质相同。


4.根据权利要求1所述的显示基板，其特征在于，所述像素单元还包括：
位于所述栅电极远离所述衬底基板一侧的栅绝缘层；
位于所述栅绝缘层远离所述衬底基板一侧的有源层；以及，
与所述有源层分别连接的源电极和漏电极；
所述绝缘层设置在所述有源层远离所述衬底基板的一侧，所述绝缘层覆盖所述源电极、所述漏电极以及所述有源层。


5....

【专利技术属性】
技术研发人员：杜瑞芳，沈梦，钱海蛟，马小叶，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11