【技术实现步骤摘要】
【国外来华专利技术】用于DRAM的选择性刷新机制
所公开的方面是针对存储器系统的电力管理及效率改进。更具体来说，例示性方面是针对用于动态随机存取存储器(dynamicrandomaccessmemory；DRAM)的选择性刷新机制，以减小所述DRAM的功率消耗并增加其可用性。
技术介绍
DRAM系统由于构造简单而提供低成本数据存储解决方案。基本上，DRAM单元由耦合到电容器的开关或晶体管构成。DRAM系统被组织为DRAM阵列，其包括安置于行(或线)及列中的DRAM单元。可了解到，鉴于DRAM单元的简单性，DRAM系统的构造成本较低，且DRAM阵列的高密度集成是可能的。然而，由于电容器易漏电，因此存储于DRAM单元中的电荷需要被定期刷新，以正确地保留存储在其中的信息。出于保留存储在其中的信息的意图，常规的刷新操作涉及读出DRAM阵列中的每个DRAM单元(例如，逐行)及立即不经修改地写回读出的数据到相应的DRAM单元。因此，刷新操作消耗电力。依据DRAM系统的特定实施方案(例如，所属领域中已知的双数据速率(doubledatarate；DD...
【技术保护点】
1.一种刷新高速缓存的线的方法，所述方法包括：/n关联刷新位及重用位与一组所述高速缓存的两个或更多个路中的每一个；/n关联最近最少使用LRU堆栈与所述组，其中所述LRU堆栈包括与所述两个或更多个路中的每一个相关的位置，所述位置范围为最近最多使用位置到最近最少使用位置；/n对所述LRU堆栈指定阈值，其中朝向所述阈值的所述最近最多使用位置的位置包括最近较多使用位置，及朝向所述阈值的所述最近最少使用位置的位置包括最近较少使用位置；及/n如果满足以下条件，那么选择性地刷新所述高速缓存的路中的线：/n所述路的所述位置是所述最近较多使用位置中的一个，且与所述路相关的所述刷新位被设定；或...
【技术特征摘要】 【专利技术属性】
【国外来华专利技术】20170707 US 15/644,7371.一种刷新高速缓存的线的方法，所述方法包括：
关联刷新位及重用位与一组所述高速缓存的两个或更多个路中的每一个；
关联最近最少使用LRU堆栈与所述组，其中所述LRU堆栈包括与所述两个或更多个路中的每一个相关的位置，所述位置范围为最近最多使用位置到最近最少使用位置；
对所述LRU堆栈指定阈值，其中朝向所述阈值的所述最近最多使用位置的位置包括最近较多使用位置，及朝向所述阈值的所述最近最少使用位置的位置包括最近较少使用位置；及
如果满足以下条件，那么选择性地刷新所述高速缓存的路中的线：
所述路的所述位置是所述最近较多使用位置中的一个，且与所述路相关的所述刷新位被设定；或
所述路的所述位置是所述最近较少使用位置中的一个，且与所述路相关的所述刷新位及所述重用位两者均被设定。
2.根据权利要求1所述的方法，其中当所述线的所述高速缓存中出现未命中之后，所述线被重新插入到所述路中时：
关联所述路的所述位置与所述最近较多使用位置中的一个；
设定所述刷新位；及
复位所述重用位。
3.根据权利要求2所述的方法，其进一步包括，当所述路的所述位置跨越所述阈值，及所述路的所述位置是所述最近较少使用位置中的一个时，
如果设定所述重用位，那么保持所述刷新位为经设定；或
如果所述重用位未被设定，那么复位所述刷新位。
4.根据权利要求2所述的方法，其进一步包括，在用于所述线的所述高速缓存中的命中后，设定所述重用位。
5.根据权利要求1所述的方法，其进一步包括，在所述线的高速缓存命中后，如果所述刷新位被设定且所述重用位同样被设定，那么将所述线从所述高速缓存返回到所述线的请求方。
6.根据权利要求1所述的方法，其进一步包括，在所述线的高速缓存命中后，如果所述刷新位未被设定，那么处理所述高速缓存命中为高速缓存未命中，及将对所述线的请求递送到所述高速缓存的备份存储器。
7.根据权利要求1所述的方法，其中如果所述路的所述位置从所述最近较少使用位置中的一个跨越所述阈值到所述最近较多使用位置中的一个，且所述重用位被设定，那么设定所述刷新位。
8.根据权利要求1所述的方法，其中如果所述路的所述位置从所述最近较少使用位置中的一个跨越所述阈值到所述最近较多使用位置中的一个，且所述重用位未被设定，那么复位所述刷新位。
9.根据权利要求1所述的方法，其中所述阈值相对于所述LRU堆栈的所述位置固定。
10.根据权利要求1所述的方法，其中所述阈值基于与所述LRU堆栈相关的计数器的值动态地可变，其中与具有高速缓存命中的路相关的所述计数器递增。
11.根据权利要求10所述的方法，其中计数器对两个或更多个路通用。
12.根据权利要求1所述的方法，其中所述高速缓存被实施为嵌入式DRAMeDRAM。
13.根据权利要求1所述的方法，其中所述高速缓存经配置为处理系统的末级高速缓存。
14.一种设备，其包括：
高速缓存，其经配置为一组联高速缓存，其具有至少一个组及所述至少一个组中的两个或更多个路；
高速缓存控制器，其经配置用于所述至少一个组的线的选择性刷新，所述高速缓存控制器包括：
两个或更多个刷新位寄存器，其包括两个或更多个刷新位，每个刷新位与所述两个或更多个路中的一相对应者相关；
两个或更多个重用位寄存器，其包括两个或更多个重用位，每个重用位与所述两个或更多个路中的一相对应者相关；及
最近最少使用LRU堆栈，其包括两个或更多个位置，每个位置与所述两个或更多个路中的一相对应者相关，所述两个或更多个位置范围为最近最多使用位置到最近最少使用位置，
其中朝向经指派用于所述LRU堆栈的阈值的所述最近最多使用位置的位置包括最近较多使用位置，及朝向所述阈值的所述最近最少使用位置的位置包括最近较少使用位置；及
其中如果满足以下条件，那么所述高速缓存控制器经配置以选择性地刷新所述两个或更多个路的路中的线：
所述路的所述位置是所述最近较多使用位置中的一个，且与所述路相关的所述刷新位被设定；或
所述路的所述位置是所述最近较少使用位置中的一个，且与所述路相关的所述刷新位及所述重用位两者均被设定。
15.根据权利要求14所述的设备，其中所述高速缓存控制器进一步经配置以，当所述线的所述高速缓存中出现未命中之后，所述线被重新插入到所述路中时：
关联所述路的所述位置与所述最近较多使用位置中的一个；
设定所述刷新位；及
复位所述重用位。
技术研发人员：F·I·阿塔拉，G·M·赖特，S·普立亚达尔西，G·M·德拉帕拉，H·W·凯恩三世，E·赫德伯格，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。