二进制随机时间到数字转换器及方法技术

技术编号:23103022 阅读:25 留言:0更新日期:2020-01-14 21:24
一种用于确定两个信号中的信号边缘之间的差异的方法和装置包括多级转换器,其中每一级确定两个信号中的哪个信号具有更早的信号边缘,输出与该确定相对应的值,并随后向更早的信号施加等于由前一级施加的延迟的一半的延迟。这些级考查到所寻求的信号边缘的越来越小的间隔。每一级包括多个逻辑元件。如果级中的所有逻辑元件都输出相同信号,则边缘位置是清楚的。如果级中的一些逻辑元件的选票由于不同元件的设立时间的差异而不同于该级中的其他逻辑元件,则已在该级的感测带内找到边缘位置。

Binary random time to digital converter and method

【技术实现步骤摘要】
【国外来华专利技术】二进制随机时间到数字转换器及方法
本公开概括而言涉及用于将时间转换到数字值的方法和装置,更具体而言涉及用于将两个信号之间的时间差确定为数字值的方法和装置。
技术介绍
时间到数字转换器(Time-to-digitalconverter,TDC)被用在大多数数字锁相环体系结构中来量化两个信号之间的相位距离,这两个信号是高频本地振荡器信号(通常由压控振荡器(voltagecontrolledoscillator,VCO)产生)和较低频的参考时钟信号(几乎总是来自基于晶体的振荡器的信号)。转换器中的量化误差向该过程中引入与量化误差成正比的噪声。最小化量化误差对于获得较低的带内相位噪声是重要的。关于此的一个良好的经验法则是量化分辨率应当低于参考(REF)时钟信号的近载波相位噪声电平。另一方面,量化器(或TDC)应当具有充分大的动态范围,该动态范围在最低要求VCO输出频率下应当延长到大于一个周期(当然是在任何过程和任何环境变动上)。在业界由于其相对简单性而被采用的一种简单方案是对闪速TDC(Flash-TDC)的使用,其利用数目上等于量化电平的数目的若干个采样元件。对于具有大动态范围和精细分辨率(这是遵守未来无线无线电标准所要求的)的系统,要求一大套组的采样元件。从器件占据的大芯片面积到器件的高峰值功率消耗剖面不等的大量设计问题经常根源于对大套组的使用。这种大采样套组器件由于其功率消耗而产生电流尖峰。电流尖峰尤其难以容适和掩蔽,例如难以限制尖峰在供电电压中引入重大变化。正是由于该原因,TDC采样操作的特征在整个集成电路各处都被以烦扰发送链和接收链两者的杂散信号的形式明显感受到。在文献中已经给出了增大采样套组的大小以获得增大的动态范围的两种替换方案。第一种方案实现了元件再利用的想法,将TDC的线性延迟线变成环——因此其名称是环状TDC((R)ing-TDC)。环状TDC就定时方案和解码机制而言设计起来是尤其麻烦的,再加上其具有更高的1/f噪声内容,但环状TDC确实允许了就采样套组大小而言的相当大的节省。第二种方案引入了相位预测的想法,就此而言,VCO信号的边缘通过预测被局部化并且被与参考信号的经适当延迟的复本并置。然而此方案对于预测质量是敏感的并且要求麻烦的校准从而抵消掉每个TDC固有的集成非线性。附图说明图1是到随机闪速时间到数字转换器的供电电流的功率谱密度曲线与到二进制随机时间到数字转换器的供电电流的功率谱密度曲线相比较的图示;图2是四级二进制随机时间到数字转换器的功能框图;图3是可用于图2的二进制随机时间到数字转换器中的采样级的功能框图;图4是示出图3的随机时间到数字转换器的采样级的信号的时序图,其中信号产生采样级做出的明确判决;图5是示出图3的随机时间到数字转换器的采样级的信号的时序图,其中信号产生级的随机数据;图6是示出多级二进制随机时间到数字转换器的信号的时序图,在该示例中包括七个级;图7是二进制随机时间到数字转换器的预处理步骤的流程图;图8是用于可能的编码器植入的步骤的流程图;并且图9是示出二进制随机时间到数字转换器设备的输出与时间到数字转换器设备的理论值相比较的图示。具体实施方式在本说明书中,描述了一种时间到数字转换器,其可被称为二进制随机时间到数字转换器。二进制随机时间到数字转换器的主要操作原理是执行逐次逼近以缩窄两个相应信号的转变边缘(从上到下的转变或者从下到上的转变)之间的距离(或者更具体而言是时间)。这两个信号被提供给多级转换器。转换器的第一级确定两个信号中的哪个信号具有更早的转变边缘。该级向具有更早的转变边缘的信号(该信号也被称为具有优先序的信号)施加延迟。两个信号都被输出到随后的下一级。输出信号包括该级已向其施加了延迟的已被确定为具有优先序的信号,和没有延迟的另一信号。仅向两个信号中较早的一者施加的延迟或者将使两个信号的信号边缘更靠近彼此,或者将颠倒信号边缘的顺序,从而使得先前具有较早边缘的信号现在由于施加的延迟而具有较晚的边缘。下一级接收这两个信号,其中一者已被前一级延迟。该下一级确定两个信号中哪个信号具有优先序,换言之哪个信号具有更早发生的信号边缘。对优先序的确定可确定与前一级相同的信号较早,或者如果延迟导致信号顺序被颠倒的话,则可确定另一信号较早。一旦在这个级确定了哪个信号具有较早的边缘,就由此级向具有较早边缘的信号施加延迟。此级施加的延迟是前一级施加的延迟的一半。在多级转换器的每个随后的级,确定哪个信号具有较早的转变边缘。向由各个级确定的具有较早边缘的信号添加延迟。在该序列中的每一级,延迟被减半。通过在每一级施加是前一级施加的延迟的一半的延迟,信号边缘收敛。边缘优先序确定被每一级输出,并且用于生成指示提供给转换器的信号之间的时间差的值。由于每一级将被考查的间隔减半,所以级的输出可用于生成二进制值,其最高有效比特来自于第一级,最低有效比特来自于序列中的最末级,并且其间的比特由第一级和最末级之间的各个级生成。例如,七级转换器可生成指示时间差的七比特二进制值。在图示的示例中,在多级转换器中可提供四个级。在另一图示的示例中,可提供七级转换器。多级转换器的其他示例可具有五个级、八个级、九个级或者某个其他数目的级。在某些示例中,要被多级转换器考查的两个信号可包括参考(REF)信号和压控振荡器(VCO)信号。例如,转换器可确定参考信号的采样边缘和VCO(压控振荡器)信号的一个转变边缘之间的时间差。二进制随机时间到数字转换器也可用于测量其他信号之间的时间差。二进制随机时间到数字转换器所考查的信号可以是重复信号或非重复信号。由于时间只在一个方向上移动并且信号只能被延迟而不能被提前,所以每一级向具有较早发生的边缘的信号添加其延迟。通过使每个后续级施加的延迟逐渐变小,每一级考查越来越小的时间差。其效果是在每个相继级考查越来越小的间隔。在某些实施例中,延迟被相继二进制缩放。换言之,每个延迟可以是前一级所施加的延迟的一半。每一级的确定可作为表示测量到的差别的二进制数中的一比特来提供。延迟被施加在较早发生的边缘上,以使得最终距离被约束到最小延迟内。后续级可最多量化由当前级引入的延迟(后续级处的延迟的总和比当前级处的延迟小一个LSB(最低有效比特)——这恰好是转换器的二进制性质。在每一级做出的关于哪个信号具有优先序的判决根据某些方面是由两个信号被提供到的级内的采样元件的套组提供的。套组中的每个采样元件做出关于哪个信号更早转变的确定。如果信号转变之间的时间差相对较大,则套组中的所有采样元件将具有相同结果。如果时间差较小,则采样元件可产生不同的结果。同一套组内的一些采样元件将比其他采样元件更快地处理信号,而一些采样元件处理起信号来是更慢的。处理时间的差别可导致不同采样元件的不同设立时间。采样元件的套组因此限定了由更快采样元件产生的结果和由更慢采样元件产生的结果之间的时间跨度。这个时间跨度可被称为套组采样时间跨度。如果所寻求的信号转变落在套组采样时间跨度本文档来自技高网...

【技术保护点】
1.一种用于确定两个信号之间的时间差的装置,包括:/n多个级,所述多个级被连接在级的序列中,所述级中每一级包括用于接收所述两个信号的第一输入端和第二输入端,在所述序列中具有下一个随后级的每一级具有用于将所述两个信号输出到所述随后级的两个输出端,每一级具有编码器输出端,每一级能操作来确定所述两个信号中的哪个信号具有更早的转变边缘并且能操作来向被确定为具有所述更早的转变边缘的信号施加延迟,由该级进行的所述确定被从相应级的编码器输出端作为级值信号而输出;以及/n编码器,所述编码器具有多个输入端和输出端,所述编码器的所述多个输入端被连接到所述级的编码器输出端中的相应编码器输出端,所述编码器能操作来将所述级值信号转换成时间差信号。/n

【技术特征摘要】
【国外来华专利技术】20170401 US 15/477,0571.一种用于确定两个信号之间的时间差的装置,包括:
多个级,所述多个级被连接在级的序列中,所述级中每一级包括用于接收所述两个信号的第一输入端和第二输入端,在所述序列中具有下一个随后级的每一级具有用于将所述两个信号输出到所述随后级的两个输出端,每一级具有编码器输出端,每一级能操作来确定所述两个信号中的哪个信号具有更早的转变边缘并且能操作来向被确定为具有所述更早的转变边缘的信号施加延迟,由该级进行的所述确定被从相应级的编码器输出端作为级值信号而输出;以及
编码器,所述编码器具有多个输入端和输出端,所述编码器的所述多个输入端被连接到所述级的编码器输出端中的相应编码器输出端,所述编码器能操作来将所述级值信号转换成时间差信号。


2.如权利要求1中要求保护的装置,其中,所述级的序列中的每一级所施加的延迟是比所述序列中的前一级所施加的延迟更小的延迟。


3.如权利要求2中要求保护的装置,其中,所述级中每一级所施加的延迟是所述序列中的所述前一级所施加的延迟的一半。


4.如权利要求1中要求保护的装置,其中,所述序列中的每一级向下一个随后级发送所述两个信号,所发送的两个信号之一被延迟了由相应级所施加的延迟的量。


5.如权利要求1中要求保护的装置,其中,所述级中每一级包括多个逻辑元件,级的每个所述逻辑元件被配置为接收所述两个信号,每个所述逻辑元件能操作来输出逻辑信号,所述逻辑信号指示所述两个信号中的哪个信号具有更早的转变边缘。


6.如权利要求5中要求保护的装置,其中,所述延迟被施加到所述两个信号中具有所述更早的转变边缘的信号,具有所述更早的转变边缘的所述信号是由相应级的所述多个逻辑元件的逻辑信号的多数选票确定的。


7.如权利要求1中要求保护的装置,其中,所述级的序列中除了最末级以外的每一级能操作来确定所述两个信号中的更早的信号并且向被确定为具有更早的转变边缘的信号施加延迟。


8.一种用于确定两个信号之间的时间差的方法,包括:
第一确定,确定第一信号和第二信号中的哪个信号具有更早的发生边缘;
第一延迟,将所述第一信号和所述第二信号中的具有更早的发生边缘的信号延迟第一延迟时间,以提供经第一延迟的第一信号和第二信号;
第二确定,确定所述经第一延迟的第一信号和第二信号中的哪个信号具有更早的发生边缘;
第二延迟,将所述经第一延迟的第一信号和第二信号中的具有更早的发生边缘的信号延迟第二延迟时间,以提供经第二延迟的第一信号和第二信号,所述第二延迟时间小于所述第一延迟时间;
第三确定,确定所述经第二延迟的第一信号和第二信号中的哪个信号具有更早的发生边缘;
第三延迟,将所述经第二延迟的第一信号和第二信号中的具有更早的发生边缘的信号延迟第三延迟时间,以提供经第三延迟的第一信号和第二信号,所述第三延迟时间小于所述第二延迟时间;
根据前述的进一步确定和进一步的延迟;
输出针对每个确定的值;并且
将这些确定的值编码为数字值,以指示所述第一信号和所述第二信号之间的时间差。


9.如权利要求8中要求保护的方法,其中,每个确定包括多个子确定。


10.如权利要求9中要求保护的方法,其中,所述针对每个确定的值包括相应确定的所述子确定的多数选票。


11.如权利要求9中要求保护的方法,还包括:
丢弃针对至少一个确定的所述子确定中的离群者。


12.如权利要求8中要求保护的方法,其中,所述第一确定和所述第一延迟是在第一级中执行的;其中,所述第二确定和所述第二延迟是在第二级中执行的;其中,所述第三确定和所述第三延迟是在第三级中执行的;并且其中,所述进一步的确定和进一步的延迟是在进一步的级中执行的。


13.一种时间到数字转换器,包括:
第一级,所述第一级具有被配置为接收第一信号...

【专利技术属性】
技术研发人员:罗腾·巴宁阿萨夫·本巴萨特叶夫根尼·休梅克奥菲尔·德刚尼
申请(专利权)人:英特尔IP公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利