信号计数方法、装置和数字电路制造方法及图纸

本发明专利技术实施例公开了一种信号计数方法、装置和数字电路，提供信号计数模块、数值存储模块、一个加法器以及地址计数模块。其中，信号计数模块包括多个信号计数器；数值存储模块包括多个数值存储单元；地址计数模块用于提供地址值，地址值用于将信号计数器和数值存储单元一一对应；加法器用于将信号计数器的计数值累加至与之对应的数值存储单元。通过地址计数模块控制地址值循环更新，使用持续更新的地址值配合一个加法器即可完成多个信号计数器的计数值的循环累加；根据加法器取值和累加的时间以及信号计数器的数量来确定信号计数器的最大模；不仅可以减小信号计数模块中的触发器使用数量，还可以优化硬件整体面积以及降低硬件的功耗。

Signal counting method, device and digital circuit

【技术实现步骤摘要】
信号计数方法、装置和数字电路
本专利技术涉及数字电路
，尤其涉及一种信号计数方法、装置和数字电路。
技术介绍
在数字电路系统中，时常会出现系统待机，程序卡死特殊事件，为了了解数字电路系统中发生某个事件的时间，保证数字电路系统的可靠性以及了解数字系统的运行状态，通常需要提供一些计数装置来对某个事件对应的信号进行统计，通过统计数据计算出事件持续的时间，以查看数字电路系统的工作状态。要记录某个事件持续的时间可通过统计该事件对应的信号出现的次数，将信号出现的次数乘上时钟周期即可得出该事件持续的时间，即事件持续的时间=出现次数*时钟周期。在数字电路系统中，常见的信号计数装置多采用计数器来对某个事件对应的信号出现的次数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。最常用、最基本的计数器是由触发器构成的二进制计数器，它的计数方式是从0开始每个脉冲进行+1操作，直到最大值。计数器能表达的最大值，也称为计数器的最大模，最大模依赖于计数器内的触发器的数量，计数器的最大模越大，需要的触发器的数量越多。在数字电路系统中，当某个事件持续的时间很长时，若通过计数器对该事件对应的信号出现的次数进行统计，则需要计数器的最大计数值足够大，因此需要提高计数器的最大计数值，也就是提高计数器的最大模，然而提高计数器的最大模就意味着需要更多的触发器，从而引发了硬件成本过高，硬件面积占用过大，以及硬件功耗过高等问题。
技术实现思路
有鉴于此，本专利技术提供了一种信号计数方法、装置和数字电路，以解决数字电路系统中用于计数的计数器硬件成本高，硬件面积占用过大，以及硬件功耗过高等问题。第一方面，本专利技术实施例提供了一种信号计数方法。提供信号计数模块、数值存储模块、一个加法器地址计数模块，在信号计数模块中包括信号计数器，在数值存储模块中包括数值存储单元，地址计数模块提供地址值，地址值中包括第一地址值和第二地址值，该方法包括以下步骤：步骤101：获取第一地址值，该第一地址值对应一个信号计数器和一个数值存储单元；步骤102：加法器获取存储值，该存储值为与第一地址值对应的数值存储单元中的值；获取存储值需要花费P个时钟周期；加法器获取信号计数值，信号计数值为与第一地址值对应的信号计数器中的值，信号计数值等于输入电平处于高电平状态的时钟周期数值；步骤103：加法器获取加法控制信号，并将此时获取到的信号计数值作为计数值；加法器根据加法控制信号将存储值和计数值执行相加操作，得到相加结果；执行相加操作需要花费Q个时钟周期；在相加操作开始时，将与第一地址值对应的信号计数器置零；步骤104：将所述相加结果写回与第一地址值对应的数值存储单元，替换存储值；步骤105：将第一地址值更新，得到第二地址值；步骤106：将第二地址值作为新的第一地址值从头开始执行步骤101-106；其中，信号计数模块中的信号计数器的数量为M，且M不小于2，每个信号计数器的最大模不小于(P+Q)*M。优选地，地址值中包括首地址值和尾地址值；当以尾地址值作为第一地址值时，在步骤105中，第一地址值为尾地址值，第二地址值为首地址值。通过在将与尾地址值对应的信号计数器中的计数值和与尾地址对应的数值存储模块中的存储值完成相加操作后，从尾地址值跳回首地址值，以首地址值开始对每一个信号计数器进行新一轮的相加操作，将信号计数器中的计数值加到与信号计数器对应数值存储单元中，实现了对信号计数模块中每个信号计数器周期性循环累加操作。更为优选地，地址计数模块中包括第一计数器，第一计数器用于记录地址值，且第一计数器从首地址值开始计数，按递增或递减的方式到达尾地址值；第一计数器的最大模为M。更为优选地，地址计数模块还包括第二计数器，第二计数器用于记录获取存储值所需的时钟周期数和执行相加操作所需的时钟周期数；第二计数器的计数值包括初值和末值；第二计数器从初值开始计数，按递增或递减的方式到达末值，达到末值后跳回初值；第二计数器的最大模为前述P和Q的总和。通过第二计数器记录获取存储值和执行相加操作所需要的时钟周期数，以保证在操作完成后及时进行下一个信号计数器的计数值的相加操作。更为优选地，第二计数器在从初值开始计数计数的第P个时钟周期，发出加法控制信号，在第P+1个时钟周期发出置零信号，置零信号用于将信号计数器置零。通过在特定时间点发出置零信号，从而将信号计数器置零，可以及时使信号计数器重新开始计数，避免了数值溢出的情况。特别地，前述信号计数方法还包括初始化步骤，初始化步骤包括将信号计数模块和数值存储模块中的信号计数器和数值存储器置零，将地址计数模块设置为初始状态。通过初始化步骤可以保证方法以正确的初始值有序运行，同时也保证了执行结果的正确性。第二方面，本专利技术实施例提供了一种信号计数装置，包括信号计数模块和数值存储模块，还包括地址计数模块和一个加法器，信号计数模块、数值存储模块以及地址计数模块均连接加法器，地址计数模块还连接信号计数模块和数值存储模块；数值存储模块包括M个数值存储单元，数值存储单元用于保存存储值；信号计数模块包括M个信号计数器，信号计数器由触发器构成，信号计数器用于产生计数值；地址计数模块用于提供地址值；地址值用于将数值存储单元和信号计数器一一对应；地址值包括首地址值和尾地址值，地址计数模块还用于从首地址值开始，向尾地址值更新地址值；地址计数模块还用于将尾地址值更新为首地址值，即当地址值更新至尾地址值时，地址计数模块还用于将尾地址值跳变至首地址值。加法器每次接收一组与地址值对应的存储值和计数值，并将存储值和计数值进行相加操作，得到相加结果；数值存储单元还用于接收和存储相加结果，并用相加结果替代存储值；信号计数器还用于接收置零信号，置零信号还用于将信号计数器置零；每个信号计数器的最大模不小于(P+Q)*M，其中，P为加法器从数值存储单元获取存储值需要花费的时钟周期数，Q为执行相加操作需要花费的时钟周期数，M为信号计数模块中信号计数器的数量，且M不小于2。本申请通过多个信号计数器对不同事件对应的信号出现的次数进行计数，并产生计数值；通过多个数值存储单元提供各自对应的信号计数器的存储值；通过一个加法器将有对应关系的存储值和计数值相加，得到相加结果，并将相加结果写回数值存储单元；通过地址计数模块提供地址值，使用地址值将信号计数器和数值存储单元一一对应；在加法器将一个信号计数器中的计数值加到对应的数值存储单元中后，地址计数模块更新地址值，地址值变化后，加法器将与新地址值对应的信号计数器中的计数值加到与该信号计数器对应的数值存储单元中，之后地址计数模块继续更新地址值。随着地址值持续更新，则加法器持续地将每一个与地址值对应的信号计数器中的计数值加到与该信号计数器对应的数值存储单元中，以实现通过一个加法器将不同信号计数器的计数值加到数值存储单元中的目的。本申请通过一个加法器和地址计数模块的配合使用，完成了多个信号计数器的计数值的循环累加，避免为每一个计数器都提供一个对应的运算单元，从而减少硬件成本，释放硬本文档来自技高网...

【技术保护点】
1.一种信号计数方法，提供信号计数模块，数值存储模块以及一个加法器，所述信号计数模块包括信号计数器，所述数值存储模块包括数值存储单元，其特征在于，还提供地址计数模块，所述地址计数模块提供地址值，所述地址值包括第一地址值和第二地址值，所述方法包括以下步骤：/n步骤101：获取第一地址值，所述第一地址值对应一个信号计数器和一个数值存储单元;/n步骤102：所述加法器获取存储值，所述存储值为与所述第一地址值对应的数值存储单元中的值；获取所述存储值需要花费P个时钟周期；所述加法器获取信号计数值，所述信号计数值为与所述第一地址值对应的信号计数器中的值，所述信号计数值等于输入电平处于高电平状态的时钟周期数值；/n步骤103：所述加法器获取加法控制信号，并将此时获取到的所述信号计数值作为计数值；所述加法器根据所述加法控制信号将所述存储值和所述计数值执行相加操作，得到相加结果；所述执行相加操作需要花费Q个时钟周期；在所述相加操作开始时，将与所述第一地址值对应的信号计数器置零；/n步骤104：将所述相加结果写回与所述第一地址值对应的数值存储单元，替换所述存储值；/n步骤105：将所述第一地址值更新，得到所述第二地址值；/n步骤106：将所述第二地址值作为新的第一地址值从头执行步骤101-106；/n其中，所述信号计数模块中的信号计数器的数量为M，所述M不小于2，每个所述信号计数器的最大模不小于(P+Q)*M。/n...

【技术特征摘要】
1.一种信号计数方法，提供信号计数模块，数值存储模块以及一个加法器，所述信号计数模块包括信号计数器，所述数值存储模块包括数值存储单元，其特征在于，还提供地址计数模块，所述地址计数模块提供地址值，所述地址值包括第一地址值和第二地址值，所述方法包括以下步骤：
步骤101：获取第一地址值，所述第一地址值对应一个信号计数器和一个数值存储单元;
步骤102：所述加法器获取存储值，所述存储值为与所述第一地址值对应的数值存储单元中的值；获取所述存储值需要花费P个时钟周期；所述加法器获取信号计数值，所述信号计数值为与所述第一地址值对应的信号计数器中的值，所述信号计数值等于输入电平处于高电平状态的时钟周期数值；
步骤103：所述加法器获取加法控制信号，并将此时获取到的所述信号计数值作为计数值；所述加法器根据所述加法控制信号将所述存储值和所述计数值执行相加操作，得到相加结果；所述执行相加操作需要花费Q个时钟周期；在所述相加操作开始时，将与所述第一地址值对应的信号计数器置零；
步骤104：将所述相加结果写回与所述第一地址值对应的数值存储单元，替换所述存储值；
步骤105：将所述第一地址值更新，得到所述第二地址值；
步骤106：将所述第二地址值作为新的第一地址值从头执行步骤101-106；
其中，所述信号计数模块中的信号计数器的数量为M，所述M不小于2，每个所述信号计数器的最大模不小于(P+Q)*M。


2.根据权利要求1所述的信号计数方法，其特征在于，所述地址值包括首地址值和尾地址值；当以所述尾地址值作为所述第一地址值时，在所述步骤105中，所述第一地址值为所述尾地址值，所述第二地址值为所述首地址值。


3.根据权利要求2所述的信号计数方法，其特征在于，所述地址计数模块包括第一计数器，所述第一计数器用于记录所述地址值；所述第一计数器从所述首地址值开始计数，按递增或递减的方式到达所述尾地址值；所述第一计数器的最大模为M。


4.根据权利要求3所述的信号计数方法，其特征在于，所述地址计数模块还包括第二计数器，所述第二计数器用于记录获取所述存储值所需的时钟周期数和执行所述相加操作所需的时钟周期数；所述第二计数器的计数值包括初值和末值，所述第二计数器从所述初值开始计数，按递增或递减的方式到达所述末值，达到所述末值后跳回所述初值；所述第二计数器的最大模为所述P与所述Q的和。


5.根据权利要求4所述的信号计数方法，其特征在于，所述第二计数器在从所述初值开始计数的第P个时钟周期，发出所述加法控制信号，在第P+1个时钟周...

【专利技术属性】
技术研发人员：杨龚轶凡，郑瀚寻，闯小明，周远航，张涛，
申请(专利权)人：深圳芯英科技有限公司，
类型：发明
国别省市：广东;44