一种带扫描结构的无毛刺异步复位TSPC型D触发器制造技术

本发明专利技术公开了一种带扫描结构的无毛刺异步复位TSPC型D触发器，包括使能电路、第一级反相逻辑、第二级反相逻辑、第三级反相逻辑及第四级反向逻辑，使能电路输出使能信号SE及其反向信号SEN，第一级反相逻辑根据使能电路输出及扫描信号SI、数据输入D、复位信号R、时钟CP输出信号ml_a，二级反相逻辑在时钟CP控制下将输入的信号ml_a生成信号ml_b，第三级反相逻辑在时钟CP、复位信号R的控制下将输入的信号ml_b生成信号sl_a，第四级反向逻辑将信号sl_a反向输出信号Q。本发明专利技术能够有效克服毛刺问题及其功耗损失，维持较高的工作速度与较小地面积，并提升其普遍适应性，适应于高性能微处理器设计。

【技术实现步骤摘要】
一种带扫描结构的无毛刺异步复位TSPC型D触发器
本专利技术涉及高性能集成电路设计领域的高速主从D触发器，具体涉及一种带扫描结构的无毛刺异步复位TSPC(TrueSinglePhaseClock，真单相时钟)型D触发器。
技术介绍
自CMOS集成电路技术问世以来，触发器始终是数字集成电路的核心元器件之一，是实现流水线、状态机、计数器、寄存器文件等时序逻辑的基本单元，其速度直接影响电路与芯片性能。D触发器种类繁多，分为RS触发器、JK触发器、D触发器、T触发器等多种功能类型；根据电路结构的不同，又分为主从型结构、灵敏放大器型结构和维持阻塞结构等。其中D触发器为数字集成电路技术中最为常用的触发器。TSPC锁存器和触发器在20世纪80年末被专利技术出来，它克服了基于传输门或C2MOS逻辑的传统D触发器需要互补时钟信号的缺点。这种触发器曾被用于Alpha21064(92年问世)微处理器的设计实现，据Bowhill等人的研究，其速度较传统D触发器/锁存器方案提升了10％。传统的TSPC(TrueSinglePhaseClock，真单相时钟)型D触本文档来自技高网...

【技术保护点】
1.一种带扫描结构的无毛刺异步复位TSPC型D触发器，其特征在于，包括使能电路、第一级反相逻辑、第二级反相逻辑、第三级反相逻辑以及第四级反向逻辑，所述使能电路根据输入的使能信号SE输出使能信号SE及其反向信号SEN给第一级反相逻辑，所述第一级反相逻辑根据使能信号SE及其反向信号SEN、扫描信号SI、数据输入D、复位信号R、时钟CP的控制下输出信号ml_a至第二级反相逻辑，所述二级反相逻辑在时钟CP控制下将输入的信号ml_a生成信号ml_b至第三级反相逻辑，所述第三级反相逻辑在时钟CP、复位信号R的控制下将输入的信号ml_b生成信号sl_a至第四级反向逻辑，所述第四级反向逻辑将信号sl_a反向生...

【技术特征摘要】
1.一种带扫描结构的无毛刺异步复位TSPC型D触发器，其特征在于，包括使能电路、第一级反相逻辑、第二级反相逻辑、第三级反相逻辑以及第四级反向逻辑，所述使能电路根据输入的使能信号SE输出使能信号SE及其反向信号SEN给第一级反相逻辑，所述第一级反相逻辑根据使能信号SE及其反向信号SEN、扫描信号SI、数据输入D、复位信号R、时钟CP的控制下输出信号ml_a至第二级反相逻辑，所述二级反相逻辑在时钟CP控制下将输入的信号ml_a生成信号ml_b至第三级反相逻辑，所述第三级反相逻辑在时钟CP、复位信号R的控制下将输入的信号ml_b生成信号sl_a至第四级反向逻辑，所述第四级反向逻辑将信号sl_a反向生成信号Q输出。


2.根据权利要求1所述的带扫描结构的无毛刺异步复位TSPC型D触发器，其特征在于，所述第一级反相逻辑包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1，第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十一PMOS管MP11、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十一NMOS管MN11，第一PMOS管MP1的源极Pg1连接第九PMOS管MP9的漏极Pd9，第一PMOS管MP1的漏极Pd1与第二PMOS管MP2的源极Ps2相连；第一PMOS管MP1的栅极Pg1与第一NMOS管MN1的栅极Ns1相连，由数据输入D驱动；第二PMOS管MP2的漏极Pd2与第一NMOS管MN1的漏极Nd1相连，并作为第一级反相逻辑的数据输出端输出信号ml_a；第二PMOS管MP2的栅极Pg2由时钟CP驱动；第九PMOS管MP9的源极Ps9连接电源VDD；第九PMOS管MP9的栅极Pg9由使能信号SE驱动；第七PMOS管MP7的源极Ps7连接VDD；第七PMOS管MP7的漏极Pd7与第八PMOS管MP8的源极Ps8相连；第七PMOS管MP7的栅极Pg7又扫描信号SI驱动；第八PMOS管MP8的漏极Pd8与第二PMOS管MP2的源极Ps2相连；第八PMOS管MP8的栅极Pg8有使能信号SEN驱动；第十一PMOS管MP11的源极Ps11连接VDD；第十一PMOS管MP11的栅极由复位信号R驱动；第十一PMOS管的漏极驱动数据输出信号ml_a，第一NMOS管MN1的源极Ns1与第九NMOS管MN9的漏极Nd9相连；第九NMOS管MN9的源极Ns9与第十一NMOS的MN11的漏极Nd11相连；第九NMOS管MN9的栅极Ng9由使能信号SEN驱动；第七NMOS管MN7的源极Ns7与第十一NMOS的MN11的漏极Nd11相连；第七NMOS管MN7的栅极Ng7由扫描信号SI驱动；第七NMOS管MN7的漏极Nd7与第八NMOS管MN8的源极Ns8相连；第八NMOS管MN8的漏极Nd8与第二PMOS管MP2的漏极Pd2相连，驱动第一级反相逻辑的数据输出ml_a；第八NMOS管MN8的栅极Ng8由使能信号SE驱动；第十一NMOS管MN11的栅极Ng11由复位信号R驱动；第十一NMOS管MN11的源极Ns11接地VSS。


3.根据权利要求1所述的带扫描结构的无毛刺异步复位TSPC型D触发器，其特征在于，所述第二级反相逻...

【专利技术属性】
技术研发人员：黄鹏程，赵振宇，冯超超，马驰远，何小威，乐大珩，赵学谦，彭书涛，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：湖南;43