面向FPGA硬件后门检测的内嵌RON优化布局方法技术

本发明专利技术公开了一种面向FPGA硬件后门检测的内嵌RON优化布局方法。本发明专利技术可以得到一种环形振荡器网络的布局，从而给出适合于后门检测的环形振荡器数量，使得片上集成环形振荡器网络的开销得到了控制，同时，对于规模处于设定阈值以内的硬件后门，本发明专利技术具有良好的后门检测正确率。

Embedded Ron optimized layout method for FPGA hardware backdoor detection

【技术实现步骤摘要】
面向FPGA硬件后门检测的内嵌RON优化布局方法
本专利技术涉及硬件安全
，具体涉及一种面向FPGA硬件后门检测的内嵌RON优化布局方法。
技术介绍
近年来，网络空间的安全问题逐渐受到重视，其中对硬件安全的关注度也不断提升。硬件后门是最为有效的硬件攻击手段之一，这样的攻击可以存在于硬件电路生命周期的不同阶段，通过对硬件电路的RTL代码、网表等进行修改，从而加入恶意功能，在电路运行到特定情况时产生信息泄露、拒绝服务等后果。硬件后门的被攻击者精心设计，通常激活难度高且规模小，可以逃避传统的电路故障测试，因此，针对硬件后门检测的研究十分重要。基于环形振荡器网络(RON)的硬件后门检测方法被提出，利用环形振荡器(RO)的频率对电路信号翻转敏感的特性，利用多个RO组成环形振荡器网络，并分布于电路的不同位置。将RON集成于电路，对电路输入测试向量，测定各个RO的频率，从中可以分析有后门电路与无后门电路之间的区别。由于RON是集成于电路上的，对原本的电路而言是额外引入的，因此需要尽量控制其开销。现有的RON研究中，大多研究者都直接使用m本文档来自技高网...

【技术保护点】
1.一种面向FPGA硬件后门检测的内嵌RON优化布局方法，其特征在于，包括以下步骤：/nS1、测定原始电路的RON中RO的覆盖半径；/nS2、根据RO的覆盖半径对RO进行优化布局。/n

【技术特征摘要】
1.一种面向FPGA硬件后门检测的内嵌RON优化布局方法，其特征在于，包括以下步骤：
S1、测定原始电路的RON中RO的覆盖半径；
S2、根据RO的覆盖半径对RO进行优化布局。


2.根据权利要求1所述的面向FPGA硬件后门检测的内嵌RON优化布局方法，其特征在于，所述步骤S1的具体步骤为：
S11、将一个RO放置在FPGA上，使其周围不存在其他电路，对该RO的基准频率进行n次测量，将初始测量结果记为F0，记初始测量结果F0的均值为μ0、方差为σ；
S12、生成一个线性反馈移位寄存器作为硬件后门模拟电路；
S13、初始化i＝1；
S14、将硬件后门模拟电路放置在与RO相距i个Slice的位置，并对RO的频率进行n次测量，将测量结果记为Fi，记测量结果Fi的均值为μi、方差为σ；
S15、当|μ0-μi|≥σ时，进入步骤S16，否则进入步骤S17；
S16、令i加1，并返回步骤S14；
S17、通过初始测量结果F0和测量结果Fi计算RO的覆盖半径。


3.根据权利要求2所述的面向FPGA硬件后门检测的内嵌RON优化布局方法，其特征在于，所述步骤S17中RO覆盖半径的计算公式为：
r＝max({i||μ0-μi|≥σ})
上式中，r为RO的覆盖半径。


4.根据权利要求3所述的面向FPGA硬件后门检测的内嵌RON优化布局方法，其特征在于，所述步骤S2的具体步骤为：
S21、当时，将原始电路C顺时针旋转90°，并进入步骤S22，否则直接进入步骤S22；
x为电路C的横向距离，y为电路C的纵向距离；
S22、将电路C通过半径为r的圆的内接正六边形进行网格划分；
S23、将RO布置于电路边界内的圆心处；
S24、当y/dv的余数为0或0.5dv时，进入步骤S25，否则，将圆心处于电路上边界外部的圆向下平移，使圆心处于电路上边界处，并将RO放置于该圆心处，进入步骤S25；
dv为RO的行间距，取值为
S25、当0<x-Xr≤0.5r时，进入步骤S27，否则，将圆心处于电路右边界的圆向左平移至电路内部或移除，并将RO放置于该圆心处，并进入步骤S26；
Xr为最...

【专利技术属性】
技术研发人员：王坚，张海龙，李桓，杨鍊，陈哲，郭世泽，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51