主机管理的相干设备存储器制造技术

系统或设备可以包括：处理器核心，该处理器核心包括一个或多个硬件处理器；用于缓存数据的处理器存储器；用于将处理器核心与一个或多个附接的存储器单元耦合的存储器链路接口；以及平台固件，其用于：确定设备跨存储器链路接口被连接到处理器核心；确定该设备包括附接的存储器；确定可用于处理器核心的附接的存储器的至少一部分的范围；将附接的存储器的该部分的范围映射到处理器存储器；并且其中，处理器核心用于使用附接的存储器的该部分的范围和处理器存储器来缓存数据。

Host managed coherent device memory

【技术实现步骤摘要】
主机管理的相干设备存储器
技术介绍
在计算中，高速缓存是存储数据使得可以更快地提供针对该数据的未来请求的组件。例如，存储在高速缓存中的数据可能是较早计算的结果，或者是存储在别处的数据的副本。通常，当在高速缓存中找到所请求的数据时，可以发生高速缓存命中，而当在高速缓存中未找到所请求的数据时，可以发生高速缓存未命中。通过从高速缓存读取数据来提供高速缓存命中，这典型地比重新计算结果或从较慢的数据存储区进行读取更快。因此，经常可以通过从高速缓存提供更多请求来实现效率的提高。附图说明图1是根据一个实施例的包括用于连接计算机系统中的I/O设备的串行点对点互连的系统的简化框图的示意图。图2是根据一个实施例的分层协议栈的简化框图的示意图。图3是事务描述符的实施例的示意图。图4是串行点对点链路的实施例的示意图。图5是根据本公开的实施例的包括连接的加速器的处理系统的示意图。图6是根据本公开的实施例的用于发现附接的相干存储器的过程流程图。图7是根据本公开的实施例的用于对附接的相干存储器进行初始化的过程流程图。图8是根据某些实施例的现场可编程门阵列(FGPA)的示例实施例的示意图。图9是根据各种实施例的可以具有多于一个核心、可以具有集成存储器控制器并且可以具有集成图形的处理器900的框图。图10描绘了根据本公开的一个实施例的系统1000的框图。图11描绘了根据本公开的实施例的更具体的第一示例性系统1100的框图。图12描绘了根据本公开的实施例的更具体的第二示例性系统1300的框图。图13描绘了根据本公开的实施例的SoC的框图。图14是根据公开内容的实施例的对比使用软件指令变换器将源指令集中的二进制指令变换为目标指令集中的二进制指令的框图。具体实施方式在以下说明书中阐述了许多具体细节，例如，特定类型的处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统组件、特定处理器管线阶段、特定互连层、特定分组/事务配置、特定事务名称、特定协议交换、特定链路宽度、特定实现方式和操作等的示例，以便提供对本专利技术的透彻理解。然而，对于本领域技术人员可以显而易见的是，不一定需要采用这些具体细节来实践本公开的主题。在其他实例中，避免对以下已知的组件或方法进行详细描述以免不必要地模糊本公开：例如，特定和替代的处理器架构、用于所描述的算法的特定逻辑电路/代码、特定固件代码、低级别互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现方式、代码形式的特定算法表达、特定掉电和门控技术/逻辑以及计算机系统的其他特定操作细节。虽然可以参考特定集成电路中的能量节约、能量效率、处理效率等来描述以下实施例(例如，在计算平台或微处理器中)，但是其他实施例也适用于其他类型的集成电路和逻辑器件。本文描述的实施例的类似技术和教导可以适用于可以同样受益于这些特征的其他类型的电路或半导体器件。例如，所公开的实施例不限于服务器计算机系统、台式计算机系统、膝上型计算机或UltrabooksTM，而且还可以用于其他设备，例如，手持设备、智能电话、平板计算机、其他薄型笔记本计算机、片上系统(SOC)设备和嵌入式应用。手持设备的一些示例包括蜂窝电话、互联网协议设备、数码照相机、个人数字助理(PDA)和手持PC。这里，用于高性能互连的类似技术可以适用于在低功耗互连中增强性能(或甚至节能)。嵌入式应用典型地包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络中心、广域网(WAN)交换机或可以执行下面教导的功能和操作的任何其他系统。此外，本文描述的装置、方法和系统不限于物理计算设备，而且还可以涉及用于能量节约和效率的软件优化。如可以在下面的说明书中变得显而易见的，可以认为本文描述的方法、装置和系统的实施例(无论是参考硬件、固件、软件还是其组合)对于与性能考虑均衡的“绿色技术”未来是至关重要的。随着计算系统的发展，其中的组件变得更加复杂。用于在组件之间进行耦合和通信的互连架构的复杂性也已经增加，以确保满足最佳组件操作的带宽需求。此外，不同的细分市场需要互连架构的不同方面来满足相应市场。例如，服务器要求更高的性能，而移动生态系统有时能够牺牲整体性能以用于节能。然而，大部分结构的单一目的是提供最高可能性能和最大节能。此外，各种不同互连可以潜在地受益于本文描述的主题。外围组件互连(PCI)快速(PCIe)互连结构架构和快速路径互连(QPI)结构架构以及其他示例可以潜在地根据本文描述的一个或多个原理以及其他示例来改进。例如，PCIe的主要目标是使得来自不同供应商的组件和设备能够在开放式架构中互操作，跨越多个细分市场；客户端(台式和移动)、服务器(标准和企业)以及嵌入式设备和通信设备。PCI快速是高性能通用I/O互连，其定义用于各种未来计算和通信平台。一些PCI属性(例如，其使用模型，加载-存储架构和软件接口)已经通过其修订进行维护，而先前的并行总线实现方式已经由高度可扩展的完全串行接口取代。最近期的PCI快速版本利用点对点互连、基于交换机的技术和分组化的协议中的改进，实现新水平的性能和特征。PCI快速支持的高级特征中的一些是功率管理、服务质量(QoS)、热插拔/热调换支持、数据完整性以及错误处理。虽然本文的主要讨论内容参考新的高性能互连(HPI)架构，但是本文描述的专利技术的方面可以适用于其他互连架构，例如，符合PCIe的架构、符合QPI的架构、符合MIPI的架构、高性能架构或其他已知的互连架构。参考图1，示出了由互连一组组件的点对点链路组成的结构的实施例。系统100包括耦合到控制器中心115的处理器105和系统存储器110。处理器105可以包括任何处理元件，例如，微处理器、主机处理器、嵌入式处理器、协处理器或其他处理器。处理器105通过前侧总线(FSB)106耦合到控制器中心115。在一个实施例中，FSB106是如下面描述的串行点对点互连。在另一实施例中，链路106包括符合不同互连标准的串行差分互连架构。系统存储器110包括任何存储器设备，例如，随机存取存储器(RAM)、非易失性(NV)存储器或系统100中的设备可访问的其他存储器。系统存储器110通过存储器接口116耦合到控制器中心115。存储器接口的示例包括双倍数据速率(DDR)存储器接口、双通道DDR存储器接口以及动态RAM(DRAM)存储器接口。在一个实施例中，控制器中心115可以包括例如PCIe互连层级中的根中心、根复合体或根控制器。控制器中心115的示例包括芯片组、存储器控制器中心(MCH)、北桥、互连控制器中心(ICH)、南桥和根控制器/中心。经常，术语芯片组指代两个物理上分离的控制器中心，例如，耦合到互连控制器中心(ICH)的存储器控制器中心(MCH)。注意，当前系统经常包括与处理器105集成的MCH，而控制器115以与下面描述的类似的方式与I/O设备通信。在一些实施例中，可选地通过根复合体115支持对等路由。这里，控制器中心115本文档来自技高网...

【技术保护点】
1.一种装置，包括：/n处理器核心；/n用于缓存数据的处理器存储器；以及/n平台固件，其用于：/n确定设备跨存储器链路接口被连接到所述处理器核心；/n确定所述设备包括附接的存储器单元；/n确定可用于所述处理器核心的所述附接的存储器单元的至少一部分的范围；/n将所述附接的存储器单元的所述部分的范围映射到所述处理器存储器；并且其中：/n所述处理器核心用于使用所述附接的存储器单元的所述部分的范围和所述处理器存储器来缓存数据。/n

【技术特征摘要】
20180629 US 16/023,9841.一种装置，包括：
处理器核心；
用于缓存数据的处理器存储器；以及
平台固件，其用于：
确定设备跨存储器链路接口被连接到所述处理器核心；
确定所述设备包括附接的存储器单元；
确定可用于所述处理器核心的所述附接的存储器单元的至少一部分的范围；
将所述附接的存储器单元的所述部分的范围映射到所述处理器存储器；并且其中：
所述处理器核心用于使用所述附接的存储器单元的所述部分的范围和所述处理器存储器来缓存数据。


2.如权利要求1所述的装置，其中，所述存储器链路接口包括符合英特尔加速器链路(IAL)协议、基于GenZ的协议或基于CAPI的协议中的一个的链路。


3.如权利要求1所述的装置，所述平台固件用于从所述设备接收能力寄存器块，并且其中，所述平台固件用于根据所述能力寄存器块来确定所述附接的存储器单元的所述至少一部分的范围。


4.如权利要求3所述的装置，其中，所述能力寄存器块是指定供应商特定扩展能力(DVSEC)寄存器块。


5.如权利要求1所述的装置，所述平台固件用于利用从所述设备接收的信息或从与所述设备相关联的可扩展固件接口(EFI)驱动程序接收的信息来构造一个或多个高级配置和电源接口(ACPI)表。


6.如权利要求5所述的装置，其中，所述一个或多个ACPI表包括静态资源关系表(SRAT)或异构存储器属性表(HMAT)中的一个或两个。


7.如权利要求6所述的装置，其中，所述HMAT表包括系统局部性延迟和带宽信息结构以及存储器子系统地址范围结构。


8.如权利要求7所述的装置，其中，所述系统局部性延迟和带宽信息结构包括所述附接的存储器单元的带宽和延迟信息。


9.如权利要求7所述的装置，其中，所述存储器子系统地址范围结构包括指示所述附接的存储器单元的系统物理地址(SPA)基数和可用于所述处理器核心的所述附接的存储器单元的空间长度的字段。


10.如权利要求1所述的装置，所述平台固件用于：
确定所述附接的存储器单元未被初始化；以及
使所述附接的存储器单元被初始化。


11.一种用于使用相干存储器的方法，所述存储器包括：
通过与设备相关联的驱动程序确定存在跨链路连接到主机处理器的所述设备；
确定所述设备包括相干存储器；
向所述主机处理器提供关于所述相干存储器的一个或多个属性，以将所述相干存储器映射到系统存储器；
确定所述相干存储器未被初始化；以及
将所述相干存储器初始化以供所述主机处理器使用，所述主机处理器用于使用所述设备的相干存储器和所述系统存储器来存储数据。


12.如权利要求11所述的方法，其中，指令包括与所述设备相关联的可扩展固件接口(EFI)驱动程序。

...

【专利技术属性】
技术研发人员：M·S·那图，V·桑吉潘，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US