具有经改进RDS*CGD的LDMOS晶体管及形成所述LDMOS晶体管的方法技术

本申请实施例涉及一种具有经改进RDS*CGD的LDMOS晶体管及形成所述LDMOS晶体管的方法。在所描述实例中，通过以下方式来改进横向扩散金属氧化物半导体LDMOS晶体管(100)的Rds*Cgd优值FOM：形成在若干深度(D1/D2)处具有若干掺杂剂植入物的漏极漂移区域(112)，及形成在若干深度(D3/D4/D5)处具有若干掺杂剂植入物的阶梯状背栅极区域(128)以毗连所述漏极漂移区域(112)。

【技术实现步骤摘要】
具有经改进RDS*CGD的LDMOS晶体管及形成所述LDMOS晶体管的方法本申请是申请日为2015年03月06日，申请号为“201580010177.2”，而专利技术名称为“具有经改进RDS*CGD的LDMOS晶体管及形成所述LDMOS晶体管的方法”的申请的分案申请。
本专利技术一般来说涉及LDMOS晶体管，且更明确地说，涉及具有经改进Rds*Cgd的LDMOS晶体管及形成所述LDMOS晶体管的方法。
技术介绍
金属氧化物半导体(MOS)晶体管是众所周知的半导体装置，其具有：源极；漏极；主体，其沟道区域位于源极与漏极之间且触及源极及漏极；及栅极，其位于沟道区域上方且通过栅极电介质层而与沟道区域隔离。MOS晶体管的两种类型为：NMOS晶体管，其具有拥有p型沟道区域的n+源极及漏极区域；及PMOS晶体管，其具有拥有n型沟道区域的p+源极及漏极区域。在操作中，当源极及主体接地时，将正电压置于漏极上以设置漏极到源极电场，且将大于阈值电压的电压置于栅极上，从而使电流从漏极流到源极。当置栅极于上的电压小于阈值电压时，例如，当将栅极拉低到接地时，无电流流动。当代MOS晶体管通常用于低电压环境(例如介于从1.2V到5V的范围内的环境)中。相比之下，高电压MOS晶体管是(举例来说)以介于10V到400V范围内的电压操作的晶体管。为处理较高电压，高电压MOS晶体管比低电压MOS晶体管大。一种类型的高电压MOS晶体管已知为横向扩散MOS(LDMOS)晶体管。LDMOS晶体管是还具有漏极漂移区域的MOS晶体管。漏极漂移区域具有与漏极相同的导电类型，但具有比漏极低的掺杂剂浓度，所述漏极漂移区域触及漏极及沟道区域且位于漏极与沟道区域之间。在操作中，漏极漂移区域减小漏极到源极电场的量值。高电流(例如，10A及10A以上)及高频率(1MHz到10MHz及10MHz以上)LDMOS晶体管的新优值(FOM)为Rds*Cgd，Rds*Cgd是漏极到源极电阻(Rds)与栅极到漏极电容(Cgd)的乘积。为改进此FOM，减小Rds值、Cgd值或所述值两者是合意的。用以减小Cgd的一种方法是使用多个分离式栅极或阶梯式栅极来代替一个栅极。在至少一个实例中，对于阶梯式栅极或分离式栅极，使用一主栅极及两个逐渐变薄的栅极，因此当栅极位于较靠近于漏极区域时，下伏栅极电介质层变得较厚。然而，此方法的一个缺点是分离式栅极或阶梯式栅极是难以制作且造价昂贵的。此外，分离式栅极或阶梯式栅极可需要较长漏极漂移区域，较长漏极漂移区域因增加的Rds而使装置在高速移动应用中受限。
技术实现思路
在所描述实例中，一种LDMOS晶体管提供经改进Rds*Cgd。所述LDMOS晶体管包含半导体材料及位于所述半导体材料内的漏极漂移区域。所述漏极漂移区域具有第一导电类型、第一深度处的第一水平掺杂剂浓度峰值及第二深度处的第二水平掺杂剂浓度峰值。所述第一深度是从所述半导体材料的顶部表面向下测量的一距离。所述第二深度是从所述第一深度向下测量的一距离。所述LDMOS晶体管还包含位于所述半导体材料内以触及所述漏极漂移区域的背栅极区域。所述背栅极区域具有第二导电类型、第三深度处的第三水平掺杂剂浓度峰值、第四深度处的第四水平掺杂剂浓度峰值及第五深度处的第五水平掺杂剂浓度峰值。所述第三深度是从所述半导体材料的所述顶部表面向下测量的一距离。所述第四深度是从所述第三深度向下测量的一距离。所述第五深度是从所述第四深度向下测量的一距离。此外，所述LDMOS晶体管包含：栅极电介质层，其触及所述半导体材料的所述顶部表面；及栅极，其触及所述栅极电介质层且位于所述栅极电介质层上方在所述漏极漂移区域及所述背栅极区域正上方。在一种形成提供经改进Rds*Cgd的LDMOS晶体管的方法中，所述方法包含在半导体材料内形成漏极漂移区域。所述漏极漂移区域具有第一导电类型、第一深度处的第一水平掺杂剂浓度峰值及第二深度处的第二水平掺杂剂浓度峰值。所述第一深度是从所述半导体材料的顶部表面向下测量的一距离。所述第二深度是从所述第一深度向下测量的一距离。所述方法还包含在半导体材料内形成背栅极区域以触及所述漏极漂移区域。所述背栅极区域具有第二导电类型、第三深度处的第三水平掺杂剂浓度峰值、第四深度处的第四水平掺杂剂浓度峰值及第五深度处的第五水平掺杂剂浓度峰值。所述第三深度是从所述半导体材料的所述顶部表面向下测量的一距离。所述第四深度是从所述第三深度向下测量的一距离。所述第五深度是从所述第四深度向下测量的一距离。所述方法进一步包含：形成触及所述半导体材料的所述顶部表面的栅极电介质层，及形成触及所述栅极电介质层且位于所述栅极电介质层上方在所述漏极漂移区域及所述背栅极区域正上方的栅极。附图说明图1是根据实例性实施例的LDMOS晶体管100的实例的横截面图。图2A到2G是根据实例性实施例的形成LDMOS晶体管结构的方法200的实例的横截面图。具体实施方式图1展示根据实例性实施例的LDMOS晶体管100的实例的横截面图。如下文更详细描述，LDMOS晶体管100通过在漏极漂移区域及毗连的阶梯状背栅极区域两者中使用多种植入物而改进Rds*Cgd。如图1中所展示，LDMOS晶体管100包含半导体材料110(例如衬底或外延层)及位于半导体材料110内的漏极漂移区域112。漏极漂移区域112具有第一导电类型及两个水平掺杂剂浓度峰值，所述两个水平掺杂剂浓度峰值为：深度D1处的第一峰值，深度D1是从半导体材料110的顶部表面114向下测量的一距离；及深度D2处的第二峰值，深度D2是从深度D1向下测量的一距离。在此实例中，漏极漂移区域112具有n导电类型。深度D1界定漂移顶部区段120，漂移顶部区段120从半导体材料110的顶部表面114向下延伸到深度D1。漂移顶部区段120具有其中掺杂剂浓度随深度增加而增加的掺杂剂浓度分布曲线。在此实例中，漂移顶部区段120从半导体材料110的顶部表面114处的低掺杂剂浓度持续地增加到深度D1处的高掺杂剂浓度。此外，漂移顶部区段120内的最大掺杂剂浓度在深度D1处。深度D1及深度D2界定漂移中间区段124，漂移中间区段124从深度D1向下延伸到深度D2。漂移中间区段124具有其中掺杂剂浓度首先随深度增加而减小且接着随深度增加而增加的掺杂剂浓度分布曲线。在此实例中，漂移中间区段124从深度D1处的高掺杂剂浓度持续地减小到深度D1与D2之间的一点处的较低掺杂剂浓度，且接着持续地增加到深度D2处的较高掺杂剂浓度。此外，漂移中间区段124内的两个最大掺杂剂浓度在深度D1及D2处。深度D2还界定漂移底部区段126，漂移底部区段126从深度D2向下延伸一距离。漂移底部区段126具有其中掺杂剂浓度从深度D2处随深度增加而减小的掺杂剂浓度分布曲线。在此实例中，漂移底部区段126从深度D2处的高掺杂剂浓度持续地减小到较低掺杂剂浓度。此外，漂移底部区段126内的最大掺杂剂浓度在深度D2处。如图1中进一步所展示，LDMOS晶体本文档来自技高网...

【技术保护点】
1.一种晶体管，其包括：/n半导体基板，其具有顶面；/n栅极，其位于所述顶面的上方；/n第一漏极漂移区域，其在所述顶面附近，且部分地延伸于所述栅极下方；/n第一背栅极区域，其与所述栅极下方的所述第一漏极漂移区域交错；/n第二漏极漂移区域，其位于所述第一漏极漂移区域下方，且与所述栅极下方的所述第一背栅极区域交错；及/n第二背栅极区域，其位于所述第一背栅极区域及所述第二漏极漂移区域下方。/n

【技术特征摘要】
20140306 US 61/948,853;20141130 US 14/556,1851.一种晶体管，其包括：
半导体基板，其具有顶面；
栅极，其位于所述顶面的上方；
第一漏极漂移区域，其在所述顶面附近，且部分地延伸于所述栅极下方；
第一背栅极区域，其与所述栅极下方的所述第一漏极漂移区域交错；
第二漏极漂移区域，其位于所述第一漏极漂移区域下方，且与所述栅极下方的所述第一背栅极区域交错；及
第二背栅极区域，其位于所述第一背栅极区域及所述第二漏极漂移区域下方。


2.根据权利要求1所述的晶体管，其进一步包括：
顶部漏极漂移区域，其在所述顶面及所述第一漏极漂移区域之间；
漏极掺杂剂浓度峰(DCP)，其在所述顶部漏极漂移区域及所述第一漏极漂移区域之间，所述漏极DCP部分地延伸于所述栅极下方；
顶部背栅极区域，其在所述顶面及所述第一背栅极区域之间；及
背栅极DCP，其在所述顶部背栅极区域及所述第一背栅极区域之间，所述背栅极DCP部分地延伸于所述栅极及所述漏极DCP下方。


3.根据权利要求1所述的晶体管，其进一步包括：
漏极掺杂剂浓度峰(DCP)，其在所述第一漏极漂移区域及所述第二漏极漂移区域之间；所述漏极DCP部分地延伸于所述栅极下方；及
背栅极DCP，其在所述第一背栅极区域及所述第二背栅极区域之间，所述背栅极DCP部分地延伸于所述栅极及所述漏极DCP下方。


4.根据权利要求1所述的晶体管，其进一步包括：
第一漏极掺杂剂浓度峰(DCP)，其在所述顶面及所述第一漏极漂移区域之间，所述第一漏极DCP部分地延伸于所述栅极下方；
第一背栅极DCP，其在所述顶面及所述第一背栅极区域之间，所述第一背栅极DCP部分地延伸于所述第一漏极DCP下方；
第二漏极掺杂剂浓度峰(DCP)，其在所述第一漏极漂移区域及所述第二漏极漂移区域之间，所述第二漏极DCP部分地延伸于所述第一背栅极DCP下方；及
第二背栅极DCP，其在所述第一背栅极区域及所述第二背栅极区域之间，所述第二背栅极DCP部分地延伸于所述第二漏极DCP下方。


5.根据权利要求4所述的晶体管，其进一步包括：
第三背栅极DCP，其位于所述第二背栅极区域下方，所述第三背栅极DCP在所述第二漏极DCP下方且跨越所述第二漏极DCP延伸。


6.根据权利要求1所述的晶体管，其进一步包括：
源极区域，其在所述第一背栅极区域上方，且不与所述栅极重叠；及
表面区域，其邻近于所述源极区域且部分地在所述栅极下方，所述表面区域具有比所述第一漏极漂移区域及所述第二漏极漂移区域更高的掺杂浓度。


7.根据权利要求1所述的晶体管，其进一步包括：
漏极区域，其在所述第一漏极漂移区域上方，且不与所述栅极重叠；及
隔离结构，其横向围绕所述漏极区域且具有比所述漏极区域更大的深度。


8.一种晶体管，其包括：
基板，其具有顶面；
栅极，其位于所述顶面的上方；
p掺杂区域，其在所述基板中，所述p掺杂区域包括部分地延伸于所述栅极下方的p型掺杂剂浓度峰(DCP)；及
n掺杂区域，其在所述基板中，所述n掺杂区域包括：
第一n型DCP，其部分地延伸于所述栅极下方，且部分地延伸于所述p型DCP上方；及
第二n型DCP，其在所述第一n型DCP下方，所述第二n型DCP部分地延伸于所述p型DCP下方。


9.根据权利要求8所述的晶体管，其中所述p掺杂区域包括：
第二p型DCP，其在所述p型DCP下方，所述第二p型DCP部分地延伸于所述第二n型DCP下方。


10.根据权利要求8所述的晶体管，其中所述p掺杂区域包括：
第二...

【专利技术属性】
技术研发人员：蔡军，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US