一种基于三模冗余技术的抗辐射半加器电路制造技术

本实用新型专利技术公开了一种基于三模冗余技术的抗辐射半加器电路，该抗辐射半加器电路包括第一与非门、第二与非门、第三与非门、第一或与非门、第二或与非门、第三或与非门、第一反相输出的表决电路和第二反相输出的表决电路；所述第一与非门、第二与非门和第三与非门输出信号分别为nc1、nc2和nc3，第一或与非门、第二或与非门和第三或与非门的输出信号分别ns1、ns2和ns3，当信号ns1、ns2和ns3中的一个发生改变，另两个不变时，第一反相输出的表决电路输出求和信号S，当信号nc1、nc2和nc3中的一个发生改变，另两个不变，第二反相输出的表决电路也正常输出进位信号CO。本实用新型专利技术的技术方案使用三模冗余技术进行加固，进一步减少了面积，实现了半加器功能，同时具有较强的抗辐射能力。

An anti radiation half adder circuit based on three mode redundancy technology

【技术实现步骤摘要】
一种基于三模冗余技术的抗辐射半加器电路
本技术涉及抗辐射电路的设计，具体是涉及一种基于三模冗余技术的抗辐射半加器电路。
技术介绍
航空航天领域的电路芯片在保证抗辐照能力的前提下，对性能要求越来越高。为了获得更好的芯片性能，需要采用特征尺寸更小，更加先进工艺来生产芯片。辐射对数字电路的主要影响体现为单粒子效应(SingleEventEffect,SEE)和总剂量效应(TotalIonizingDose,TID),在辐射环境下，MOS集成电路芯片被高能的带电粒子轰击。当带电粒子轰击到原本截止的MOS管漏区时，由于高能带电粒子的能量传递，短时间内会产生大量可以自由移动的载流子，即空穴和电子，从而使原本截止的MOS管导通，从而改变器件的输出电平。由于高能粒子产生的载流子随时间推移会很快复合或泄放并回到轰击前的载流子浓度状态，因此被击中的MOS管会有一个从截止到导通到再截止的过程，反映在MOS管输出上，就会产生一个正脉冲或负脉冲的波形。这种瞬态的脉冲效应称作单粒子瞬态。对于组合逻辑电路来说，单粒子瞬态效应会影响电路的输出。而随着特征尺寸的进一步缩本文档来自技高网...

【技术保护点】
1.一种基于三模冗余技术的抗辐射半加器电路，其特征在于：所述抗辐射半加器电路包括第一与非门、第二与非门、第三与非门、第一或与非门、第二或与非门、第三或与非门、第一反相输出的表决电路和第二反相输出的表决电路；/n所述第一与非门是由PMOS管PM1、PM2和NMOS管NM1、NM2构成，其输出信号nc1为信号A和信号B的与非；所述PM1和PM2的源极并联和电源相接，其漏极均与NM1的漏极连接，所述NM2的漏极与NM1的源极连接，NM2的源极接地，所述PM1和NM1的栅极均与输入信号A相接，所述PM2和NM2的栅极均与输入信号B相连，所述PM2和NM1的漏极输出信号nc1；/n所述第二与非门是由PM...

【技术特征摘要】
1.一种基于三模冗余技术的抗辐射半加器电路，其特征在于：所述抗辐射半加器电路包括第一与非门、第二与非门、第三与非门、第一或与非门、第二或与非门、第三或与非门、第一反相输出的表决电路和第二反相输出的表决电路；
所述第一与非门是由PMOS管PM1、PM2和NMOS管NM1、NM2构成，其输出信号nc1为信号A和信号B的与非；所述PM1和PM2的源极并联和电源相接，其漏极均与NM1的漏极连接，所述NM2的漏极与NM1的源极连接，NM2的源极接地，所述PM1和NM1的栅极均与输入信号A相接，所述PM2和NM2的栅极均与输入信号B相连，所述PM2和NM1的漏极输出信号nc1；
所述第二与非门是由PMOS管PM6、PM7和NMOS管NM6、NM7构成，其输出信号nc2为信号A和信号B的与非；所述PM6和PM7的源极并联和电源相接，其漏极均与NM6的漏极连接，所述NM7的漏极与NM6的源极连接，NM7的源极接地，所述PM6和NM6的栅极均与输入信号A相接，所述PM7和NM7的栅极均与输入信号B相连，所述PM7和NM6的漏极输出信号nc2；
所述第三与非门是由PMOS管PM11、PM12和NMOS管NM11、NM12构成，其输出信号nc3为信号A和信号B的与非；所述PM11和PM12的源极并联和电源相接，其漏极均与NM11的漏极连接，所述NM12的漏极与NM11的源极连接，NM12的源极接地，所述PM11和NM11的栅极均与输入信号A相接，所述PM12和NM12的栅极均与输入信号B相连，所述PM12和NM11的漏极输出信号nc3；
所述第一或与非门是由PMOS管PM3、PM4、PM5和NMOS管NM3、NM4、NM5构成，其输出信号ns1为信号A和信号B的同或；所述PM3和PM5的源极均外接电源，PM3的漏极与PM4的源极相连，所述PM4和PM5的漏极均与NM5的漏极连接，所述NM3和NM4的漏极均与NM5的源极连接，NM3和NM4的源极接地；所述PM3和NM3的栅极均与输入信号B相连，所述PM4和NM4的栅极均与输入信号A相接，所述PM5和NM5的栅极与信号nc1的输出端连接，所述PM5和NM5的漏极输出信号ns1；
所述第二或与非门是由PMOS管PM8、PM9、PM10和NMOS管NM8、NM9、NM10构成，其输出ns2为信号A和信号B的同或；所述PM8和PM10的源极均外接电源，PM8的漏极与PM9的源极相连，所述PM9和PM10的漏极均与NM10的漏极连接，所述NM8和NM9的漏极均与NM10的源极连接，NM8和NM9的源极接地；所述PM8和NM8的栅极均与输入信号B相连，所述PM9和NM9的栅极均与输入信号A相接，所述PM10和NM10的栅极与信号nc2的输出端连接，所述PM10和NM10的漏极输出信号ns2；
所述第三或与非门是由PMOS管PM13、PM14、PM15和NMOS管NM13、NM14、NM15构成，其输出ns3为信号A和信号B的同或；所述PM13和PM15的源极均外接电源，PM13的漏极与PM14的源极相连，所述PM14和PM15的漏极均与NM1...

【专利技术属性】
技术研发人员：张平伟，蔡雪原，
申请(专利权)人：安庆师范大学，
类型：新型
国别省市：安徽;34