一种具有点状布图设计的半导体器件制造技术

本实用新型专利技术公开了一种具有点状布图设计的半导体器件。半导体器件包括器件区和终端区，器件区包括多个肖特基区和多个二极管区，相邻两个二极管区被肖特基区隔开，肖特基区具有第一导电类型，二极管区具有第二导电类型，器件区包括中心区域，中心区域具有子区域，多个二极管区包括第一多个二极管区和第二多个二极管区，第一多个二极管区中的每个二极管区包括第二导电类型的势垒区和缓冲区，缓冲区包围势垒区，第二多个二极管区中的每个二极管区由第二导电类型的势垒区构成，第二多个二极管区位于子区域中。根据本实用新型专利技术的半导体器件能够改善器件中的电流分布，提高器件的抗浪涌能力，使器件具有更好的电学性能。

A semiconductor device with point layout design

【技术实现步骤摘要】
一种具有点状布图设计的半导体器件
本技术涉及半导体领域，更具体而言，涉及一种具有点状布图设计的半导体器件。
技术介绍
与硅半导体器件相比，碳化硅半导体器件可在更高的温度和电场下操作，因此具有广阔的应用前景和市场吸引力。各种应用也要求碳化硅半导体器件具有很高的可靠性，例如抗浪涌电流的能力。例如，已经设计出了结势垒肖特基器件。该结构结合了肖特基二极管和双极型二极管的优点，能够极大地提高肖特基器件的抗浪涌电流能力。然而，结势垒肖特基器件的性能表现极大地依赖于布图设计。在电流比较大时，器件内部会产生热量，从而使得器件温度升高。散热不均匀容易使得器件在某些区域产生过高的热量，从而十分脆弱，容易损坏，成为限制器件可靠性的瓶颈之一。因此，设计具有更优布图设计的此类半导体器件是十分必要的。
技术实现思路
本技术提出了一种具有点状布图设计的半导体器件，以解决现有技术中上述一个或多个问题。根据本技术的一方面，提供了一种半导体器件，半导体器件包括器件区和终端区，终端区围绕器件区，器件区包括多个肖特基区和多个二极管区，相邻两个二极管区被本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，所述半导体器件包括器件区和终端区，所述终端区围绕所述器件区，所述器件区包括多个肖特基区和多个二极管区，相邻两个二极管区被肖特基区隔开，所述多个肖特基区具有第一导电类型，所述多个二极管区具有第二导电类型，所述器件区包括中心区域，所述中心区域具有子区域，/n所述多个二极管区包括第一多个二极管区和第二多个二极管区，所述第一多个二极管区中的每个二极管区包括第二导电类型的势垒区和缓冲区，所述缓冲区包围所述势垒区，并且所述缓冲区的杂质浓度低于所述势垒区的杂质浓度，/n所述第二多个二极管区中的每个二极管区由第二导电类型的势垒区构成，所述第二多个二极管区位于所述子区域中。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，所述半导体器件包括器件区和终端区，所述终端区围绕所述器件区，所述器件区包括多个肖特基区和多个二极管区，相邻两个二极管区被肖特基区隔开，所述多个肖特基区具有第一导电类型，所述多个二极管区具有第二导电类型，所述器件区包括中心区域，所述中心区域具有子区域，
所述多个二极管区包括第一多个二极管区和第二多个二极管区，所述第一多个二极管区中的每个二极管区包括第二导电类型的势垒区和缓冲区，所述缓冲区包围所述势垒区，并且所述缓冲区的杂质浓度低于所述势垒区的杂质浓度，
所述第二多个二极管区中的每个二极管区由第二导电类型的势垒区构成，所述第二多个二极管区位于所述子区域中。


2.根据权利要求1所述的半导体器件，其特征在于，所述第二多个二极管区中的势垒区与所述第一多个二极管区中的势垒区的杂质浓度相同。


3.根据权利要求1或2所述的半导体器件，其特征在于，所述第二多个二极管区中的势垒区的深度与所述第一多个二极管区中的势垒区的深度相同。


4.根据权利要求1或2所述的半导体器件，其特征在于，所述第一多个二极管区中的势垒区的平面视图具有选自于由圆形、方形、六边形组成的组中的形状，所述第一多个二极管区中的缓冲区的平面视图具有选自于由圆形、方形、六边形组成的组中的形状。


5.根据权利要求1或2所述的半导体器件，其特征在于，所述第二多个二极管区中的势垒区的平面视图具有选自于由圆形、方形、六边形组成的组中的形状。


6.一种半导体器件，其特征在于，所述半导体器件包括：
包括碳化硅的半导体层，所述半导体层具有第一面和第二面，所述半导体层包括第一导电类型的基底和形成在所述基底上的漂移层，所述漂移层的杂质浓度低于所述...

【专利技术属性】
技术研发人员：张永杰，陈伟钿，周永昌，王传道，
申请(专利权)人：创能动力科技有限公司，
类型：新型
国别省市：中国香港;HK