半导体装置及其制造方法制造方法及图纸

本发明专利技术涉及半导体装置及其的制造方法，所述半导体装置的制造方法具备下述工序：通过粘接剂将具有连接部的第一部件与具有连接部的第二部件在比第一部件的连接部的熔点及第二部件的连接部的熔点更低的温度下进行预压接，从而得到第一部件的连接部与第二部件的连接部相对配置的预压接体的工序，和将预压接体在利用气压进行加压的同时加热到第一部件的连接部或第二部件的连接部中的至少一个的熔点以上的温度，由此将相对配置的连接部彼此以电连接的方式进行接合的工序，其中，第一部件为半导体芯片或半导体晶片，第二部件为布线电路基板、半导体芯片或半导体晶片。

Semiconductor device and manufacturing method

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及其制造方法
本专利技术涉及半导体装置及其制造方法。
技术介绍
以往，在将半导体芯片与基板连接时，广泛地应用使用金线等金属细线的引线接合方式。近年来，由于可应对针对半导体装置的高功能、高集成、高速化等的要求，在半导体芯片或基板上形成被称为凸块的导电性突起、在半导体芯片与基板之间直接连接的倒装片连接方式(FC连接方式)正在广泛应用。作为倒装片连接方式，已知有使用焊锡、锡、金、银、铜等使连接部金属接合的方法、施加超声波振动使连接部金属接合的方法、利用树脂的收缩力保持机械接触的方法等。从连接部的可靠性的观点出发，通常使用焊锡、锡、金、银、铜等使连接部金属接合的方法。例如，在半导体芯片与基板间的连接中，BGA(球栅阵列，BallGridArray)、CSP(芯片尺寸封装，ChipSizePackage)等中广泛使用的COB(板上芯片，ChipOnBoard)型的连接方式也是FC连接方式。在CPU、MPU等中使用的面阵列(AreaArray)型的半导体封装中，强烈要求高功能化。因此，存在芯片的大型化、针(凸块、布线)数的增加、间距以及间隙的高密度化的倾向。FC连接方式也广泛用于在半导体芯片上形成凸块或布线、在半导体芯片间连接的COC(叠层芯片，ChipOnChip)型连接方式。另外，将上述的连接方式多段化的芯片堆叠型封装、POP(堆栈式封装，PackageOnPackage)、TSV(硅通孔技术，Through-SiliconVia)等封装也开始广泛普及。这些技术通过将半导体芯片不是平面状而是立体地配置，能够缩小封装，因此能够追求半导体装置的进一步的小型化、薄型化、高功能化。这些对于半导体的性能提高及噪声降低、安装面积的削减、省电化也是有效的，作为下一代的半导体布线技术而受到关注。另外，从提高生产率的观点出发，在晶片上连接半导体芯片后进行单片化、制作半导体封装的COW(晶片上芯片，ChipOnWafer)、将晶片彼此压接后进行单片化而制作半导体封装的WOW(多晶片堆栈，WaferOnWafer)也受到关注(例如参照专利文献1)。此外，从生产率提高的观点出发，在晶片上或MAP基板(mapboard)上使芯片位置对准并进行多次预压接，将多个芯片一并压接来确保连接的群接合(gangbonding)方式也受到关注。在上述倒装片连接方式的封装的组装中，首先，利用夹头对从切割后的晶片拾取供给有半导体芯片或半导体粘接剂的半导体芯片，并经由夹头供给至压接工具。接着，进行芯片-芯片或芯片-基板的位置对准，将它们压接。在压接时，使压接工具的温度上升，使某一方或双方的连接部的金属达到熔点以上，以形成金属结合。之后，将达到高温的压接工具冷却后，再次用压接工具拾取半导体芯片。在半导体芯片上供给有半导体粘接剂的情况下，压接工具吸附半导体芯片的供给有半导体粘接剂的面(连接的面)的相反面，拾取半导体芯片。在该情况下，需要将压接工具从连接部的金属熔融的高温冷却至能够拾取供给有半导体粘接剂的半导体芯片的低温。现有技术文献专利文献专利文献1：日本特开2008-294382号公报
技术实现思路
专利技术所要解决的课题在通过连接部的金属熔点以上的加热来确保连接的倒装片连接方式中，刚压接后的压接工具为高温(为焊锡时，例如为240℃以上)。若不对高温的压接工具进行冷却而从夹头拾取半导体芯片，则压接工具的热向夹头转移，夹头自身的温度上升而发生不良情况，生产率降低。对于供给有半导体粘接剂的半导体芯片而言，由于压接工具的热向夹头转移，当半导体粘接剂的温度上升而表现出粘性时，半导体粘接剂会附着于夹头，生产率降低。即使在仅为半导体芯片的情况下，当夹头高温化时，在从切割带拾取经单片化的半导体芯片之际，热经由夹头向切割带传导，拾取性降低，生产率降低。通过分成将在比连接部的金属的熔点更低的温度下进行预压接的工序和在金属的熔点以上进行加热处理的工序，考虑能够避免上述那样的问题。但是，通过本专利技术者们的研究可知，在该方法的情况下，在预压接的工序中产生的空隙未被除去，这可能导致可靠性的降低。因此，本专利技术的一个方面的目的在于提供一种能够兼顾空隙抑制和确保连接的半导体装置的制造方法。用于解决课题的手段本专利技术的一个方面是为了解决上述课题的技术方案，本专利技术提供一种半导体装置的制造方法，其具备下述工序：通过粘接剂将具有连接部的第一部件与具有连接部的第二部件在比第一部件的连接部的熔点及第二部件的连接部的熔点更低的温度下进行预压接，从而得到第一部件的连接部与第二部件的连接部相对配置的预压接体的工序，和将预压接体在利用气压进行加压的同时加热到第一部件的连接部或第二部件的连接部中的至少一个的熔点以上的温度，由此将相对配置的连接部彼此以电连接的方式进行接合的工序。第一部件为半导体芯片或半导体晶片，第二部件为布线电路基板、半导体芯片或半导体晶片。通过分别进行拾取后的半导体芯片等第一部件在低温下预压接的工序和将相对配置的连接部彼此以电连接的方式进行接合的正式压接的工序，能够省略压接工具的冷却时间及冷却工序，与不设置预压接的工序的情况相比，生产率提高。此外，通过在利用气压进行加压的同时进行正式压接，能够有效地除去在预压接后残留于粘接剂中的空隙。粘接剂可以含有重均分子量小于10000的热固性树脂及其固化剂。粘接剂还可以含有重均分子量为10000以上的高分子成分。高分子成分的重均分子量可以为30000以上。高分子成分的玻璃化转变温度可以为100℃以下。粘接剂也可以是膜状粘接剂。专利技术效果根据本专利技术的一个方面，提供一种能够兼顾抑制空隙和确保连接的半导体装置的制造方法。另外，本专利技术的方法在能够短时间内制造多个高可靠性的半导体装置这点上也优异。附图说明图1是表示半导体装置的一个实施方式的剖面图。图2是表示半导体装置的一个实施方式的剖面图。图3是表示半导体装置的一个实施方式的剖面图。具体实施方式以下，对本专利技术的几个实施方式进行详细说明。但是，本专利技术并不限定于以下的实施方式。(半导体装置)图1、图2及图3分别是表示能够通过后述的实施方式的方法制造的半导体装置的一个实施方式的剖视图。图1是表示半导体芯片及基板的COB型的连接方式的示意剖面图。图1的(a)所示的半导体装置100具备半导体芯片1及基板2(布线电路基板)和介于它们之间的粘接剂层40。在半导体装置100的情况下，半导体芯片1具有半导体芯片主体10、配置在半导体芯片主体10的基板2一侧的面上的布线15、以及配置在布线15上的作为连接部的凸块30。基板2具有基板主体20和配置在基板主体20的半导体芯片1一侧的面上的作为连接部的布线16。半导体芯片1的凸块30与基板2的布线16通过金属接合电连接。半导体芯片1和基板2通过布线16和凸块30进行倒装片连接。布线15、16和凸块30通过粘合剂层40密封而与外部环境隔离。...

【技术保护点】
1.一种半导体装置的制造方法，其具备下述工序：/n通过粘接剂将具有连接部的第一部件与具有连接部的第二部件在比所述第一部件的连接部的熔点及所述第二部件的连接部的熔点更低的温度下进行预压接，从而得到所述第一部件的连接部与所述第二部件的连接部相对配置的预压接体的工序，和/n将所述预压接体在利用气压进行加压的同时加热到所述第一部件的连接部或所述第二部件的连接部中的至少一个的熔点以上的温度，由此将相对配置的所述连接部彼此以电连接的方式进行接合的工序；/n其中，所述第一部件为半导体芯片或半导体晶片，所述第二部件为布线电路基板、半导体芯片或半导体晶片。/n

【技术特征摘要】
【国外来华专利技术】20170421 JP 2017-0846581.一种半导体装置的制造方法，其具备下述工序：
通过粘接剂将具有连接部的第一部件与具有连接部的第二部件在比所述第一部件的连接部的熔点及所述第二部件的连接部的熔点更低的温度下进行预压接，从而得到所述第一部件的连接部与所述第二部件的连接部相对配置的预压接体的工序，和
将所述预压接体在利用气压进行加压的同时加热到所述第一部件的连接部或所述第二部件的连接部中的至少一个的熔点以上的温度，由此将相对配置的所述连接部彼此以电连接的方式进行接合的工序；
其中，所述第一部件为半导体芯片或半导体晶片，所述第二部件为布线电路基板、半导体芯片或半导体晶片。

【专利技术属性】
技术研发人员：本田一尊，佐藤慎，上野惠子，小关裕太，
申请(专利权)人：日立化成株式会社，
类型：发明
国别省市：日本;JP