一种宽输入范围高共模抑制比运算跨导放大器制造技术

本实用新型专利技术公开了一种宽输入范围高共模抑制比运算跨导放大器，包括偏置电路和运算跨导放大器主体电路，所述偏置电路为运算跨导放大器主体电路提供偏置电流；本实用新型专利技术的优点在于，能够在输入共模电压较大变化范围内实现较好CMRR性能的同时，维持输入差分对跨导值的稳定，且输入级尾电流源在较低压降时仍然能够提供较为恒定的偏置电流。

A wide input range and high CMRR operational transconductance amplifier

The utility model discloses a wide input range and high common mode rejection ratio operational transconductance amplifier, which includes a bias circuit and the main circuit of the operational transconductance amplifier, the bias circuit provides a bias current for the main circuit of the operational transconductance amplifier; the utility model has the advantages that it can achieve better CMRR performance within a large range of input common mode voltage, while maintaining the input difference The stability of the split pair transconductance value and the constant bias current of the input stage tail current source can still be provided at a lower voltage drop.

【技术实现步骤摘要】
一种宽输入范围高共模抑制比运算跨导放大器
本技术属于模拟集成电路设计领域，尤其是涉及一种宽输入范围高共模抑制比运算跨导放大器。
技术介绍
运算跨导放大器是能够提供高跨导增益的放大单元，是CMOS集成电路中运算放大器的主要形式(CMOS集成电路中，运算放大器主要驱动容性负载)。两级结构是运算跨导放大器的主要选择，第一级为差分输入对，提供差分跨导并抑制共模跨导，输出电流利用其自身高输出阻抗特性转化成电压信号，驱动第二级跨导单元以提供进一步的跨导增益。这种结构在提供环路增益方面具有很高的功耗效率。CMOS运算跨导放大器有两个输入端，均为MOS管栅极，输出端为MOS管漏极，因此具有高输入阻抗-高输出阻抗的特点。输入级为一个源极耦合差分对结构，由于尾电流源的高输出阻抗特性，运算跨导放大器对输入共模变化不敏感，即具有高共模抑制比(CMRR)特点。即：运算跨导放大器输入级尾电流源的输出阻抗越大，运算跨导放大器的共模抑制性能越好。传统尾电流源是一个工作在饱和区的MOS管，漏极为电流输出端，其高输出阻抗主要是通过较大的漏源电压(即电流源压降)和MOS管较长的沟道长度保证的。随着CMOS工艺走进超深亚微米阶段，即便选取长沟道长度，MOS管的输出阻抗也严重退化。同时，电源电压已降至1.2V甚至更低，电压裕度对于模拟电路来说十分紧张，能够分配给尾电流源的压降更小了，进一步恶化了MOS管作为基本尾电流源时输出阻抗不足的问题。现有技术的缺点如下：(1)运算跨导放大器应用在反相比例放大拓扑中时，输入端是虚地的，因此，把运放跨导放大器的输入端偏置在靠近电源轨线的位置可以缓解尾电流源电压裕度不足的问题。缺点在于：输出端一般偏置在半电源电压处以获得最大输出电压摆幅，即输入端和输出端的偏置电压是不同的，那么反馈网络上就有偏置电流流过。如果调整反馈网络中的电阻以改变增益，流经反馈网络的偏置电流的瞬变会带来运放的建立问题。(2)对于跨导-C积分器、同相比例放大器结构等拓扑来说，运算跨导放大器的输入端是连接输入信号的。那么运算跨导放大器的输入范围就是一个重要的性能指标。对于传统运算跨导放大器来说，输入端到电源轨线(最低电压或者最高电压)所需最小电压等于1个VGS和1个VDSAT之和，实际值一般还要更大些，否则CMRR会严重恶化。一种常见的解决方案是干脆去掉尾电流源，输入级由一对共源放大级构成，即采用伪差分结构。但是传统源极耦合差分对的高CMRR的优点消失了，为了缓解这一问题，输入级还需要引入一个前馈环路以抵消共模输入的影响(参见论文：Mohieldin,AhmedNader,EdgarSánchez-Sinencio,andJoséSilva-Martínez."Afullybalancedpseudo-differentialOTAwithcommon-modefeedforwardandinherentcommon-modefeedbackdetector."IEEEJournalofSolid-StateCircuits,38.4(2003):663-668.)。这种方法不但显著增加了电流消耗，还有输入偏置电流不恒定导致输入跨导变化的问题。
技术实现思路
本技术目的是提供一种宽输入范围高共模抑制比运算跨导放大器，能够在输入共模电压较大变化范围内实现较好CMRR性能的同时，维持输入差分对跨导值的稳定，且输入级尾电流源在较低压降时仍然能够提供较为恒定的偏置电流。本技术的技术方案是：一种宽输入范围高共模抑制比运算跨导放大器，包括偏置电路和运算跨导放大器主体电路，所述偏置电路为运算跨导放大器主体电路提供偏置电流。作为优选的技术方案，所述偏置电路包括第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第一PMOS管P1、第二PMOS管P2、第五PMOS管P5、第六PMOS管P6、参考电流源IREF、电阻R1和电压源VDD；所述第一NMOS管N1的漏极连接到第七NMOS管N7的源极，所述第二NMOS管N2的漏极连接到第八NMOS管N8的源极，所述第三NMOS管N3的漏极连接到第九NMOS管N9的源极；所述第一NMOS管N1的栅极分别连接到第二NMOS管N2的栅极、第三NMOS管N3的栅极和第七NMOS管N7的漏极；所述第七NMOS管N7的漏极连接到电阻R1的一端，所述电阻R1的另一端分别连接到所述第七NMOS管N7的栅极、第八NMOS管N8的栅极、第九NMOS管N9的栅极、参考电流源IREF的一端，且所述参考电流源IREF的另一端分别连接到第一PMOS管P1的源极、第二PMOS管P2的源极和电压源VDD；所述第八NMOS管N8的漏极分别连接到第一PMOS管P1的栅极、第二PMOS管P2的栅极和第五PMOS管P5的漏极，所述第九NMOS管N9的漏极分别连接到第五PMOS管P5的栅极、第六PMOS管P6的栅极和漏极；所述第一PMOS管P1的漏极连接到第五PMOS管P5的源极，第二PMOS管P2的漏极连接到第六PMOS管P6的源极，同时所述第一NMOS管N1、所述第二NMOS管N2、所述第三NMOS管N3的源极均接地。作为优选的技术方案，所述运算跨导放大器主体电路包括第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第十NMOS管N10、第十一NMOS管N11、第三PMOS管P3、第四PMOS管P4、第七PMOS管P7、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第十一PMOS管P11和电阻R2；所述电压源VDD分别连接到第三PMOS管P3的源极、第四PMOS管P4的源极、第十一PMOS管P11的源极；所述第二PMOS管P2的漏极分别连接到第九PMOS管P9的源极和第十PMOS管P10的源极；所述参考电流源IREF连接电阻R1的一端分别连接到第十NMOS管N10的栅极和第十一NMOS管N11的栅极；所述第一NMOS管N1的栅极分别连接到第四NMOS管N4的栅极、第五NMOS管N5的栅极和第六NMOS管N6的栅极；所述第三PMOS管P3的栅极分别连接到第四PMOS管P4的栅极、第七PMOS管P7的漏极和电阻R2的一端；所述电阻R2的另一端分别连接到第十NMOS管N10的漏极、第七PMOS管P7的栅极和第八PMOS管P8的栅极；所述第三PMOS管P3的漏极连接到第七PMOS管P7的源极，所述第四PMOS管P4的漏极连接到第八PMOS管P8的源极；所述第八PMOS管P8的漏极分别连接到第十一NMOS管N11的漏极、第十一PMOS管P11的栅极；所述第九PMOS管P9的漏极分别连接到第四NMOS管N4的漏极和第十NMOS管N10的源极；所述第十PMOS管P10的漏极分别连接到第五NMOS管N5的漏极和第十一NMOS管N11的源极；所述第十一PMOS管P11的漏极连接到第六NMOS管N6的漏极并作为电压输出端Vout，所述第九PMOS管P9的栅极作为电压输入端Vin，所述第十PMOS管P10的本文档来自技高网...

【技术保护点】
1.一种宽输入范围高共模抑制比运算跨导放大器，其特征在于，包括偏置电路和运算跨导放大器主体电路，所述偏置电路为运算跨导放大器主体电路提供偏置电流；/n所述偏置电路包括第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第一PMOS管P1、第二PMOS管P2、第五PMOS管P5、第六PMOS管P6、参考电流源I

【技术特征摘要】
1.一种宽输入范围高共模抑制比运算跨导放大器，其特征在于，包括偏置电路和运算跨导放大器主体电路，所述偏置电路为运算跨导放大器主体电路提供偏置电流；
所述偏置电路包括第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第一PMOS管P1、第二PMOS管P2、第五PMOS管P5、第六PMOS管P6、参考电流源IREF、电阻R1和电压源VDD；
所述第一NMOS管N1的漏极连接到第七NMOS管N7的源极，所述第二NMOS管N2的漏极连接到第八NMOS管N8的源极，所述第三NMOS管N3的漏极连接到第九NMOS管N9的源极；所述第一NMOS管N1的栅极分别连接到第二NMOS管N2的栅极、第三NMOS管N3的栅极和第七NMOS管N7的漏极；所述第七NMOS管N7的漏极连接到电阻R1的一端，所述电阻R1的另一端分别连接到所述第七NMOS管N7的栅极、第八NMOS管N8的栅极、第九NMOS管N9的栅极、参考电流源IREF的一端，且所述参考电流源IREF的另一端分别连接到第一PMOS管P1的源极、第二PMOS管P2的源极和电压源VDD；所述第八NMOS管N8的漏极分别连接到第一PMOS管P1的栅极、第二PMOS管P2的栅极和第五PMOS管P5的漏极，所述第九NMOS管N9的漏极分别连接到第五PMOS管P5的栅极、第六PMOS管P6的栅极和漏极；所述第一PMOS管P1的漏极连接到第五PMOS管P5的源极，第二PMOS管P2的漏极连接到第六PMOS管P6的源极，同时所述第一NMOS管N1、所述第二NMOS管N2、所述第三NMOS管N3的源极均接地；
所述运算跨导放大器主体电路包括第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第十NMOS管N10、第十一NMOS管N11、第三PMOS管P3、第四PMOS管P4、第七PMOS管P7、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第十一PMOS...

【专利技术属性】
技术研发人员：白春风，朱瑞凯，沈星月，赵鹤鸣，乔东海，
申请(专利权)人：苏州大学，
类型：新型
国别省市：江苏;32