A device for interpolation between the first and second signals is provided. The device includes a plurality of interpolation units coupled to a common node of the device. In addition, the device includes a control circuit configured to provide each of a plurality of interpolation units with a corresponding selection signal based on a control word. At least one of the plurality of interpolation units is configured to couple the common node to the first potential if both the first signal and the second signal are at the first signal level, couple the common node to the second potential different from the first potential if both the first signal and the second signal are at the second signal level, and if the first signal and the second signal are at different signal levels , the common node is decoupled from at least one of the first potential and the second potential. In addition, at least one of the plurality of interpolation units is configured to couple a common node to a second potential based on a state switch indicated by the corresponding selection signal to a transition from a first signal level to a second signal level in response to a leading or lagging one of the first and second signals.
【技术实现步骤摘要】
【国外来华专利技术】用于在第一和第二信号之间进行插补的装置和方法
示例涉及相位插补(interpolation)。具体地,示例涉及用于在第一和第二信号之间进行插补的装置和方法。
技术介绍
数字到时间转换器(Digital-to-TimeConverter,DTC)通常包括提供粗略相位调制的多模分频器(Multi-ModulusDivider,MMD)和提供精细调制的数字控制边缘插补器(DCEI)。当前的DCEI体系结构有若干个挑战。例如,DCEI的电流消耗是代码相关的,从而在存在有限负载调控的情况下会出现动态误差(低压差LDO稳压器就是这种情况)。另外,当由MMD进行的粗略调制有变化时,动态误差出现。另外,在静态积分非线性(IntegralNon-Linearity,INL)、功率耗散和相位噪声之间存在折衷。因此,可能想要一种改进的相位插补体系结构。附图说明接下来将参考附图仅作为示例描述装置和/或方法的一些示例,在附图中:图1图示了用于在第一和第二信号之间进行插补的装置的示例;图2a图示了多个插补单元的配置的示例;图2b图示了公共节点处的电流和电压的示例;图3图示了用于在第一和第二信号之间进行插补的装置的另一示例;图4图示了用于在第一和第二信号之间进行插补的装置的另外一示例;图5图示了用于在第一和第二信号之间进行插补的装置的又一示例;图6图示了图5中所示的装置的实现方式的示例;图7图示了包括用于在第一和第二信号之间进行插补的装置的用户设备的示 ...
【技术保护点】
1.一种用于在第一信号和第二信号之间进行插补的装置(100),包括:/n多个插补单元(120-1,120-2,…,120-n),所述多个插补单元(120-1,120-2,…,120-n)耦合到所述装置的公共节点(130);以及/n控制电路(110),所述控制电路(110)被配置为基于控制字(112)向所述多个插补单元中的每一者提供相应选择信号(111-1,111-2,…,111-n),/n其中所述多个插补单元中的至少一者被配置为:/n如果所述第一信号和所述第二信号都处于第一信号水平,则将所述公共节点(130)耦合到第一电势;如果所述第一信号和所述第二信号都处于不同于所述第一信号水平的第二信号水平,则将所述公共节点(130)耦合到不同于所述第一电势的第二电势;并且如果所述第一信号和所述第二信号处于不同信号水平,则将所述公共节点(130)与所述第一电势和所述第二电势中的至少一者解除耦合;并且/n基于由所述相应选择信号指示的状态而切换到:响应于所述第一信号和所述第二信号中的领先一者或滞后一者从所述第一信号水平转变到所述第二信号水平而将所述公共节点(130)耦合到所述第二电势。/n
【技术特征摘要】 【专利技术属性】
【国外来华专利技术】1.一种用于在第一信号和第二信号之间进行插补的装置(100),包括:
多个插补单元(120-1,120-2,…,120-n),所述多个插补单元(120-1,120-2,…,120-n)耦合到所述装置的公共节点(130);以及
控制电路(110),所述控制电路(110)被配置为基于控制字(112)向所述多个插补单元中的每一者提供相应选择信号(111-1,111-2,…,111-n),
其中所述多个插补单元中的至少一者被配置为:
如果所述第一信号和所述第二信号都处于第一信号水平,则将所述公共节点(130)耦合到第一电势;如果所述第一信号和所述第二信号都处于不同于所述第一信号水平的第二信号水平,则将所述公共节点(130)耦合到不同于所述第一电势的第二电势;并且如果所述第一信号和所述第二信号处于不同信号水平,则将所述公共节点(130)与所述第一电势和所述第二电势中的至少一者解除耦合;并且
基于由所述相应选择信号指示的状态而切换到:响应于所述第一信号和所述第二信号中的领先一者或滞后一者从所述第一信号水平转变到所述第二信号水平而将所述公共节点(130)耦合到所述第二电势。
2.如权利要求1所述的装置,其中所述多个插补单元(120-1,120-2,…,120-n)中的所述至少一者还被配置为:
如果所述选择信号指示第一状态,则切换到:响应于所述第一信号和所述第二信号中的滞后一者从所述第一信号水平转变到所述第二信号水平而将所述公共节点(130)耦合到所述第二电势;或者
如果所述选择信号指示不同的第二状态,则切换到:响应于所述第一信号和所述第二信号中的领先一者从所述第一信号水平转变到所述第二信号水平而将所述公共节点(130)耦合到所述第二电势。
3.如权利要求1或权利要求2所述的装置,其中所述多个插补单元(120-1,120-2,…,120-n)中的所述至少一者还被配置为:
基于由所述相应选择信号指示的状态而切换到:响应于所述第一信号和所述第二信号中的领先一者或滞后一者随后从所述第二信号水平转变到所述第一信号水平而将所述公共节点(130)耦合到所述第一电势。
4.如权利要求3所述的装置,其中所述多个插补单元(120-1,120-2,…,120-n)中的所述至少一者还被配置为:
如果所述选择信号指示第一状态,则切换到:响应于所述第一信号和所述第二信号中的滞后一者从所述第二信号水平转变到所述第一信号水平而将所述公共节点(130)耦合到所述第一电势;或者
如果所述选择信号指示不同的第二状态,则切换到:响应于所述第一信号和所述第二信号中的领先一者从所述第二信号水平转变到所述第一信号水平而将所述公共节点(130)耦合到所述第一电势。
5.如权利要求1或权利要求2所述的装置,其中所述多个插补单元(120-1,120-2,…,120-n)中的所述至少一者包括:
第一上拉/下拉路径(350,550),其包括耦合在所述第一电势和所述第二电势之间的第一多个晶体管,其中所述第一上拉/下拉路径(350,550)被配置为:如果所述选择信号指示第一状态,则将所述公共节点耦合到所述第一电势和所述第二电势之一;以及
第二上拉/下拉路径(360,560),其包括耦合在所述第一电势和所述第二电势之间的第二多个晶体管,其中所述第二上拉/下拉路径(360,560)被配置为:如果所述选择信号指示不同的第二状态,则将所述公共节点耦合到所述第一电势和所述第二电势之一。
6.如权利要求5所述的装置,其中,所述第一上拉/下拉路径包括:
耦合在所述第一电势和第一节点(353)之间的具有第一导电类型的第一晶体管堆(351),其中所述第一晶体管堆(351)被配置为在所述第一晶体管堆的相应晶体管控制端子处接收所述第一信号和所述第二信号中的领先一者、所述第一信号和所述第二信号中的滞后一者、以及经反相的所述选择信号;
耦合在所述第二电势和所述第一节点(353)之间的具有不同的第二导电类型的第二晶体管堆(352),其中所述第二晶体管堆(352)被配置为在所述第二晶体管堆(352)的相应晶体管控制端子处接收所述第一信号和所述第二信号中的领先一者、所述第一信号和所述第二信号中的滞后一者、以及所述选择信号,
其中所述第一节点(353)耦合到所述公共节点。
7.如权利要求5所述的装置,其中,所述第二上拉/下拉路径(350)包括:
耦合在所述第一电势和第二节点(363)之间的具有第一导电类型的第三晶体管堆(361),其中所述第三晶体管堆(361)被配置为在所述第三晶体管堆(361)的相应晶体管控制端子处接收第三信号、所述第一信号和所述第二信号中的领先一者、以及所述选择信号;以及
耦合在所述第二电势和所述第二节点(363)之间的具有第二导电类型的第四晶体管堆(362),其中所述第四晶体管堆被配置为在所述第四晶体管堆(362)的相应晶体管控制端子处接收第四信号、所述第一信号和所述第二信号中的领先一者、以及经反相的所述选择信号,
其中所述第二节点(363)耦合到所述公共节点。
8.如权利要求1或权利要求2所述的装置,还包括:
选择电路(370),所述选择电路(370)被配置为选择所述第一信号和所述第二信号中的领先一者,并且将其提供到所述多个插补单元之一的第一输入节点(380),所述第一输入节点专用于所述第一信号和所述第二信号中的领先一者;
其中所述选择电路(370)还被配置为选择所述第一信号和所述第二信号中的滞后一者,并且将其提供到所述多个插补单元之一的第二输入节点(390),所述第二输入节点专用于所述第一信号和所述第二信号中的滞后一者。
9.如权利要求8所述的装置,其中所述选择电路(370)包括多个复用器。
10.如权利要求5所述的装置,其中所述多个插补单元(120-1,120-2,…,120-n)中的所述至少一者还包括:
第一选择电路(570-1),所述第一选择电路(570-1)被配置为:基于指示所述第一信号和所述第二信号的时间顺序的定时信号(513),将所述第一信号或者第三信号作为第一被选信号(575)提供到所述第一上拉/下拉路径(550);以及
第二选择电路(570-2),被配置为基于所述定时信号(513)将所述第一信号或者第四信号作为第二被选信号(576)提供到所述第一上拉/下拉路径(550)。
11.如权利要求10所述的装置,其中,所述第一上拉/下拉路径(550)包括:
耦合在所述第一电势和第一节点(553)之间的具有第一导电类型的第一晶体管堆(551),其中所述第一晶体管堆被配置为在所述第一晶体管堆(551)的相应晶体管控制端子处接收所述第二信号、所述第一被选信号(575)、和经反相的所述选择信号;以及
技术研发人员:乔治奥斯·帕拉斯卡斯,塞巴斯蒂安·西韦特,
申请(专利权)人:英特尔IP公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。