一种合并单元数据防误装置制造方法及图纸

本实用新型专利技术提供一种合并单元数据防误装置，包括模拟量采集回路、DSP、FPGA和物理接口芯片，所述模拟量采集回路包括第一模拟量采集回路和第二模拟量采集回路，所述DSP包括第一DSP和第二DSP，所述第一DSP连接所述第一模拟采集回路，所述第二DSP连接所述第二模拟量采集回路，所述FPGA分别连接所述第一DSP、所述第二DSP和所述物理接口芯片，所述FPGA内设有比较电路。本实用新型专利技术基于双数据流对合并单元各个环节数据防误，防止一旦出错引起大面积的保护控制设备误动。

A data error prevention device of merging unit

The utility model provides a data error proofing device for a merging unit, which comprises an analog data acquisition loop, a DSP, a FPGA and a physical interface chip. The analog data acquisition loop comprises a first analog acquisition loop and a second analog acquisition loop, wherein the DSP comprises a first DSP and a second DSP, and the first DSP connects the first analog acquisition loop, and the second DSP connects the second analog circuit. The FPGA is respectively connected with the first DSP, the second DSP and the physical interface chip, and the FPGA is provided with a comparison circuit. The utility model is based on the double data flow to prevent the data in each link of the merging unit from misoperation of a large area of protection control equipment once the error occurs.

【技术实现步骤摘要】
一种合并单元数据防误装置
本技术属于智能变电站继电保护
，具体涉及一种合并单元数据防误装置。
技术介绍
随着器件加工工艺向深亚微米门信号宽度迈进，存储器产品的单元尺寸继续缩小，从而导致电压越来越低(5V→3.3V→1.8V→1.2V……)以及存储单元内部电容越来越小(10fF→5fF……)。由于电容的减小，存储器件中的临界电荷量(一个存储单元用于保存数据所需的最小电荷量)继续缩小，因而使得它们对软误差率的自然抵御能力下降，这反过来又意味着能量低得多的α等高能粒子，都有可能对存储单元形成干扰，由此出现软错误。图3是现有的合并单元的架构，DSP负责就地采样、级联数据接收和同步、合并等计算；FPGA完成以太网数据包的接收和发送等处理工作；在AD采样环节，目前大多的方案基本都采用了保护电流采样双重化的方案，但数据处理的核心器件DSP和FPGA则采用了单重化的方式。由于当前DSP和FPGA器件的集成度很高，因此发生软错误的概率大大增加，这就是当前多个变电站合并单元数据出错导致大范围保护误动的主要原因。
技术实现思路
本技术的目的是提供一种合并单元数据防误装置，基于双数据流对合并单元各个环节数据防误，防止一旦出错引起大面积的保护控制设备误动。本技术提供了如下的技术方案：一种合并单元数据防误装置，包括模拟量采集回路、DSP、FPGA和物理接口芯片，所述模拟量采集回路包括第一模拟量采集回路和第二模拟量采集回路，所述DSP包括第一DSP和第二DSP，所述第一DSP连接所述第一模拟采集回路，所述第二DSP连接所述第二模拟量采集回路，所述FPGA分别连接所述第一DSP、所述第二DSP和所述物理接口芯片，所述FPGA内设有比较电路；所述第一DSP和所述第二DSP用于接收来自所述模拟量采集回路和所述FPGA的数据并将数据进行插值同步处理，同时将处理的模拟量采集回路数据发送至所述FPGA；所述FPGA用于将接收的数据自行拷贝形成双份数据分为两份完全对等的数据流，对每份数据流同步进行数据包的处理，将来自所述物理接口芯片的数据包分别推送至所述第一DSP和所述第二DSP，所述比较电路对来自DSP的数据包进行完全比对，将比对结果一致的数据发送至所述物理接口芯片。优选的，所述模拟量采集回路为对CT、PT模拟量进行采集的AD采集电路，所述第一DSP处理所述第一模拟量采集回路采样的数据，所述第二DSP处理第二模拟量采集回路采样的数据。优选的，对来自所述物理接口芯片的数据所述FPGA将数据流分为相同的两份，同步进行数据包的处理，处理完成后的数据再各自分别推送至所述第一DSP和所述第二DSP并和模拟量采集数据进行插值同步处理。优选的，所述第一DSP和所述第二DSP分别将插值同步后第一模拟量采集回路和第二模拟量采集回路的所有采样数据通过数据总线写入到所述FPGA内部，采样数据到达FPGA内部后，由所述FPGA自行拷贝形成双份数据，最终在FPGA内部形成两份完全对等的数据流，每份数据流由FPGA分别进行编码组包工作，所述比较电路将两个组好的数据包进行完全比对，比对结果一致则将数据发出至所述物理接口芯片。优选的，所述物理接口芯片用于样本数据的接收和发送。本技术的有益效果是：装置从模拟量的采样环节、数字量的接收环节、数据的处理环节、数据的发送环节均采用了完全双重化的设计，确保单一元器件故障不会同时导致两路采集数据都出错；两路DSP设计，任何时刻DSP1或者DSP2出错只会影响模拟量采集回路一路数据的异常，因此出错不会造成保护控制设备误动；模拟采集量处理采用数据包比对一致后输出，这样完全确保了整个发送数据过程的安全性，极大提高了合并单元的可靠性。附图说明附图用来提供对本技术的进一步理解，并且构成说明书的一部分，与本技术的实施例一起用于解释本技术，并不构成对本技术的限制。在附图中：图1是本技术结构示意图；图2是本技术发送数据流双重化防误结构示意图；图3是现有的合并单元的架构示意图。具体实施方式如图1所示，一种合并单元数据防误装置，包括模拟量采集回路、DSP、FPGA和物理接口芯片，模拟量采集回路包括第一模拟量采集回路和第二模拟量采集回路，DSP包括第一DSP和第二DSP，第一DSP连接第一模拟采集回路，第二DSP连接第二模拟量采集回路，FPGA分别连接第一DSP、第二DSP和物理接口芯片，FPGA内设有比较电路；第一DSP和第二DSP用于接收来自模拟量采集回路和FPGA的数据并将数据进行插值同步处理，同时将处理的模拟量采集回路数据发送至FPGA；FPGA用于将接收的数据自行拷贝形成双份数据分为两份完全对等的数据流，对每份数据流同步进行数据包的处理，将来自物理接口芯片的数据包分别推送至第一DSP和第二DSP，比较电路对来自DSP的数据包进行完全比对，将比对结果一致的数据发送至物理接口芯片。如图1所示，一种合并单元数据防误装置对于CT、PT模拟量采集回路，在经过不同的ADC采集电路后，分别送至DSP1和DSP2进行处理，DSP1处理ADC1采样的数据，DSP2处理ADC2采样的数据，任何时刻DSP1或者DSP2出错只会影响ADC1或者ADC2一路数据的异常，因此出错不会造成保护控制设备误动。如图1所示，一种合并单元数据防误装置对于SV(样本)数据接收过程(如间隔合并单元接收的母线合并单元电压数据)，数据在经过PHY芯片后进入FPGA芯片，FPGA将数据流分为相同的两份，同步进行数据包的处理，处理完成后的数据再各自分别推送至DSP1和DSP2，和模拟量采集数据进行插值同步处理。从接收数据流的整个过程可以看出，数据的接收过程是完全对等、双重化的。如图1和图2所示，一种合并单元数据防误装置针对发送数据的防误，数据流的方向相反。为确保AD1和AD2数据发送的正确性，从数据传输和数据打包策略上进行防误的考虑。如图2中，DSP到FPGA的传输过程中，DSP1和DSP2分别将插值同步后AD1、AD2的所有采样数据通过数据总线写入到FPGA内部，AD数据到达FPGA内部后，由FPGA自行拷贝形成双份数据，最终在FPGA内部形成两份完全对等的数据流，每份数据流由FPGA分别进行编码组包工作，正常情况下逻辑组包1产生的报文和组包2产生的报文应完全相对，比较电路将2个组好的数据包进行完全比对，比对结果一致则将SV数据发出，如果不一致则将SV数据丢弃，这样完全确保了整个发送数据过程的安全性，极大提高了合并单元的可靠性。此发送防误方案的特点是：数据单点出错的情况下，能够瞬时闭锁数据，可以满足数字化保护控制对数据源高安全性的要求。以上所述仅为本技术的优选实施例而已，并不用于限制本技术，尽管参照前述实施例对本技术进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。本文档来自技高网...

【技术保护点】
1.一种合并单元数据防误装置，其特征在于，包括模拟量采集回路、DSP、FPGA和物理接口芯片，所述模拟量采集回路包括第一模拟量采集回路和第二模拟量采集回路，所述DSP包括第一DSP和第二DSP，所述第一DSP连接所述第一模拟采集回路，所述第二DSP连接所述第二模拟量采集回路，所述FPGA分别连接所述第一DSP、所述第二DSP和所述物理接口芯片，所述FPGA内设有比较电路；所述第一DSP和所述第二DSP用于接收来自所述模拟量采集回路和所述FPGA的数据并将数据进行插值同步处理，同时将处理的模拟量采集回路数据发送至所述FPGA；所述FPGA用于将接收的数据自行拷贝形成双份数据分为两份完全对等的数据流，对每份数据流同步进行数据包的处理，将来自所述物理接口芯片的数据包分别推送至所述第一DSP和所述第二DSP，所述比较电路对来自DSP的数据包进行完全比对，将比对结果一致的数据发送至所述物理接口芯片。

【技术特征摘要】
1.一种合并单元数据防误装置，其特征在于，包括模拟量采集回路、DSP、FPGA和物理接口芯片，所述模拟量采集回路包括第一模拟量采集回路和第二模拟量采集回路，所述DSP包括第一DSP和第二DSP，所述第一DSP连接所述第一模拟采集回路，所述第二DSP连接所述第二模拟量采集回路，所述FPGA分别连接所述第一DSP、所述第二DSP和所述物理接口芯片，所述FPGA内设有比较电路；所述第一DSP和所述第二DSP用于接收来自所述模拟量采集回路和所述FPGA的数据并将数据进行插值同步处理，同时将处理的模拟量采集回路数据发送至所述FPGA；所述FPGA用于将接收的数据自行拷贝形成双份数据分为两份完全对等的数据流，对每份数据流同步进行数据包的处理，将来自所述物理接口芯片的数据包分别推送至所述第一DSP和所述第二DSP，所述比较电路对来自DSP的数据包进行完全比对，将比对结果一致的数据发送至所述物理接口芯片。2.根据权利要求1所述的一种合并单元数据防误装置，其特征在于，所述模拟量采集回路为对CT、PT模拟量进行...

【专利技术属性】
技术研发人员：崔玉，冯亚东，吴奕，曹海欧，朱继红，张玥，侯永春，吴昊，
申请(专利权)人：国网江苏省电力有限公司，南京合智电力科技有限公司，
类型：新型
国别省市：江苏,32