纠错装置和纠错方法制造方法及图纸

具有用于对多个纠错码序列进行编码的编码电路的纠错装置，构成为并列地连接多个编码电路，对作为1个以上的系统而输入的有效载荷中的任何有效载荷，都针对传输速率的不同调整输出总线宽度和动作时钟的频率，从而利用由多个构成的全部编码电路执行多个纠错码序列的编码处理。

Error correction device and method

【技术实现步骤摘要】
【国外来华专利技术】纠错装置和纠错方法
本专利技术涉及对各种传输速率(吞吐量)进行编码处理、解码处理的纠错装置和纠错方法。
技术介绍
在光传输系统等高速的传输装置中，作为用于实现较高的传输容量和长距离传输的有效方法，在一般情况下应用纠错码。纠错码是在有线/无线通信系统和存储装置等中使用的技术。纠错码是在发送侧送出的数字数据中附加冗余的比特，从而即便在接收到的数据中产生错误(比特)也能够纠错的技术。作为纠错编码/解码方式，提出了汉明码、BCH(Bose-Chaudhuri-Hocquenghem)码、RS(里德-所罗门)码和将它们组合而成的叠加码、链接码等各种方式。此外，通过应用纠错码，能够检测并纠正在传输路径中产生的错误。但是，能够纠错的误比特数是有限的。另外，根据纠错码方式的纠错性能和解码方式，能够纠正的误比特数不同。在纠错码中，将包含构成帧的开销等的发送数据称作信息比特。另外，将附加到信息比特的冗余比特称作奇偶校验比特。通过纠错编码方式，通过彼此不同的运算方法，根据信息比特计算奇偶校验比特。另外，将信息比特和奇偶校验比特组合而成的比特串称作代码字。在称作块码的纠错码中，以预先设定的比特数为单位，根据本文档来自技高网...

【技术保护点】
1.一种纠错装置，该纠错装置具有用于对多个纠错码序列进行编码的编码电路和用于对所述多个纠错码序列进行解码的解码电路中的至少任意一方，所述编码电路构成为预先规定的多个所述编码电路被并列地连接，对作为单系统而输入的有效载荷和作为双系统以上而输入的有效载荷中的任何有效载荷，都针对传输速率的不同调整输出总线宽度和动作时钟的频率，从而使用由多个构成的全部编码电路执行所述多个纠错码序列的编码处理，所述解码电路构成为预先规定的多个所述解码电路被并列地连接，对作为单系统而输入的有效载荷和作为双系统以上而输入的有效载荷中的任何有效载荷，都针对传输速率的不同调整输出总线宽度和动作时钟的频率，从而使用由多个构成的全...

【技术特征摘要】
【国外来华专利技术】1.一种纠错装置，该纠错装置具有用于对多个纠错码序列进行编码的编码电路和用于对所述多个纠错码序列进行解码的解码电路中的至少任意一方，所述编码电路构成为预先规定的多个所述编码电路被并列地连接，对作为单系统而输入的有效载荷和作为双系统以上而输入的有效载荷中的任何有效载荷，都针对传输速率的不同调整输出总线宽度和动作时钟的频率，从而使用由多个构成的全部编码电路执行所述多个纠错码序列的编码处理，所述解码电路构成为预先规定的多个所述解码电路被并列地连接，对作为单系统而输入的有效载荷和作为双系统以上而输入的有效载荷中的任何有效载荷，都针对传输速率的不同调整输出总线宽度和动作时钟的频率，从而使用由多个构成的全部解码电路执行所述多个纠错码序列的解码处理。2.根据权利要求1所述的纠错装置，其中，所述多个纠错码序列在输入的数据总线之间，按照传输顺序进行以比特为单位或以符号为单位的交织。3.根据权利要求1或2所述的纠错装置，其中，所述多个纠错码序列由LDPC码构成。4.根据权利要求3所述的纠错装置，其中，所述多个纠错码序列由LDPC卷积码构成。5.根据权利要求1～4中的任意一项所述的纠错装置，其中，根据有效载荷的输入系统数来应对所述传输速率的不同。6.根据权利要求1～5中的任...

【专利技术属性】
技术研发人员：吉田英夫，久保和夫，石井健二，杉原坚也，杉原隆嗣，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP