一种安全计算机制造技术

本申请公开了一种安全计算机，所述安全计算机包括两个或两个以上的通道，所述两个或两个以上的通道构成安全比较结构，其中：每个通道分别包括一个中央处理单元CPU和一个现场可编程门阵列FPGA，每个通道上的CPU和FPGA集成在一个芯片上。本申请通过将每个通道上的CPU和FPGA集成在一个芯片上，实现了体积尽量小的二取二安全计算机架构，满足了小空间安全系统的应用场景。

【技术实现步骤摘要】
一种安全计算机
本申请涉及但不限于列车运行应用
，尤其涉及一种安全计算机。
技术介绍
在核电、铁路、航空等有功能安全要求的控制领域，通常需要控制系统满足安全完整性等级(SafetyIntegrityLevel，SIL)4级要求，因此，这对系统主控计算机也提出了很高的安全要求，甚至主控计算机的实现形式直接决定了安全系统架构，如常见的三取二、二取二等安全系统架构。这些安全系统架构要求控制系统具有多个运算通道，多个运算通道对运算结果进行比较、表决等判断后才进行输出。在工业嵌入式系统应用中，往往采用通用或定制开发型安全计算机作为系统核心控制器，通过不同背板总线与系统内其他板卡通信。通用安全计算机一般为单板单通道结构，在系统中需要配置多块单板计算机进行安全逻辑运算，例如，三取二架构通常包含三个单板计算机，二取二架构至少包括两个单板计算机。部分定制开发型安全计算机具有双通道逻辑结构，但是，现有的单板实现二取二逻辑，一般通过分立的CPU(CentralProcessingUnit，中央处理单元)辅以FPGA(Field－ProgrammableGateArray，现场可编程门阵列)结构实现，使用的元器件数量庞大，导致安全计算机体积庞大，一般多为6U(此处的U为一种描述计算机、服务器板卡高度的单位，1U＝4.445厘米)物理结构，很少能以标准3U物理结构实现，以至于安全计算机在地铁等安装空间极小的应用场景受限。
技术实现思路
本申请提供了一种安全计算机，能够实现体积尽量小的二取二安全计算机架构。本专利技术实施例提供了一种安全计算机，所述安全计算机包括两个或两个以上的通道，所述两个或两个以上的通道构成安全比较结构，其中：每个通道分别包括一个中央处理器CPU和一个现场可编程门阵列FPGA，每个通道上的CPU和FPGA集成在一个芯片上。在一种示例性实施例中，所述通道为两个，包括第一逻辑通道和第二逻辑通道，所述第一逻辑通道和第二逻辑通道构成的安全比较结构为二取二结构，其中：所述第一逻辑通道包括集成在第一SoC芯片上的第一CPU和第一FPGA，所述第二逻辑通道包括集成在第二SoC芯片上的第二CPU和第二FPGA，所述第一SoC芯片和所述第二SoC芯片集成在一块单板上。在一种示例性实施例中，所述安全计算机还包括一个分别与所述第一逻辑通道和所述第二逻辑通道的CPU数字量输出接口相连接的安全表决器，所述安全表决器在所述第一逻辑通道和第二逻辑通道输出的命令一致时打开。在一种示例性实施例中，所述安全表决器还包括一个自锁电路，所述自锁电路控制所述CPU数字量输出接口到所述安全表决器路径的开断。在一种示例性实施例中，所述每个通道还分别包括与本通道的所述FPGA的第一外设接口相连接的8*n位通用扩展接口，每个所述通用扩展接口分别通过一个或多个高速缓冲器驱动，其中，*为乘号，n为自然数。在一种示例性实施例中，所述每个通道还分别包括与本通道的所述FPGA的第二外设接口相连接的一路或多路多点低压差分信号MLVDS接口，和与所述FPGA的第三外设接口相连接的一路或多路隔离低压差分信号LVDS接口。与相关技术相比，本申请的安全计算机，通过将每个通道上的CPU和FPGA集成在一个芯片上，使用新型高集成度元器件，实现了体积尽量小的二取二安全计算机架构，满足了小空间安全系统的应用场景。本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书、权利要求书以及附图中所描述的方案来实现和获得。附图说明附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。图1为本技术实施例的一种安全计算机的结构示意图；图2为本技术实施例的一种单板安全计算机逻辑结构示意图；图3为本技术实施例的一种单板安全计算机物理结构示意图；具体实施方式本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的技术方案。任何实施例的任何特征或元件也可以与来自其它技术方案的特征或元件组合，以形成另一个由权利要求限定的独特的技术方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。如图1所示，根据本技术实施例的一种安全计算机，包括两个或两个以上的通道，所述两个或两个以上的通道构成安全比较结构，其中：每个通道分别包括一个CPU和一个FPGA，每个通道上的CPU和FPGA集成在一个芯片上。需要说明的是，安全计算机一般采用CPU作为运算器，辅以FPGA作为IO(InputOutput，输入输出)扩展器和通信扩展器实现。本申请所述的安全比较结构指的是所述两个或两个以上的通道通过比较、表决一致后才进行数据输入或数据输出。常见的安全比较结构包括二取二结构或三取二结构。其中，二取二结构指的是双通道通过比较、表决一致后才进行数据输入或数据输出；三取二结构指的是三个通道进行比较，只要有两个通道表决一致，就进行数据输入或数据输出。在一种示例性实施例中，所述CPU包括ARM(AdvancedRISCMachines，高级精简指令集机器)处理器、x86处理器、DSP(DigitalSignalProcessor，数字信号处理器)、PowerPC(PerformanceOptimizationWithEnhancedRISC–PerformanceComputing)处理器、FPGA软核处理器等。例如，在该实施例的一示例中，所述CPU运行内存采用工业主流DDR3SDRAM，以32位数据总线连接到所述CPU侧的DDR3控制器，存储器配置为2x256Mx16bit共计1GB。在一种示例性实施例中，所述通道之间通过使用多路数字隔离芯片进行通信，所述多通道数字隔离芯片和所述通道中的FPGA相连接。例如，在该实施例的一示例中，两通道间的高速隔离通信可以使用8路ISO7220数字隔离芯片，单芯片支持2x100Mbps串行隔离通信，以3.3VLVCMOS电平接口连接所述FPGA侧，用于通道之间的数据互传、比较表决等功能。在一种示例性实施例中，所述通道包括第一逻辑通道和第二逻辑通道，所述第一逻辑通道和第二逻辑通道构成的安全比较结构为二取二结构，其中：所述第一逻辑通道包括集成在第一SoC(SystemOnaChip，片上系统)芯片上的第一CPU和第本文档来自技高网...

【技术保护点】
1.一种安全计算机，其特征在于，包括两个或两个以上的通道，所述两个或两个以上的通道构成安全比较结构，其中：每个通道分别包括一个中央处理器CPU和一个现场可编程门阵列FPGA，每个通道上的CPU和FPGA集成在一个芯片上。

【技术特征摘要】
1.一种安全计算机，其特征在于，包括两个或两个以上的通道，所述两个或两个以上的通道构成安全比较结构，其中：每个通道分别包括一个中央处理器CPU和一个现场可编程门阵列FPGA，每个通道上的CPU和FPGA集成在一个芯片上。2.根据权利要求1所述的安全计算机，其特征在于，所述通道为两个，包括第一逻辑通道和第二逻辑通道，所述第一逻辑通道和第二逻辑通道构成的安全比较结构为二取二结构，其中：所述第一逻辑通道包括集成在第一片上系统SoC芯片上的第一CPU和第一FPGA，所述第二逻辑通道包括集成在第二SoC芯片上的第二CPU和第二FPGA，所述第一SoC芯片和所述第二SoC芯片集成在一块单板上。3.根据权利要求2所述的安全计算机，其特征在于，还包括一个分别与所述第一逻辑通道和所述第二逻辑通道的CPU数字...

【专利技术属性】
技术研发人员：李贺，黄亮，王东民，王新忠，冯震，
申请(专利权)人：北京和利时系统工程有限公司，
类型：新型
国别省市：北京,11