形成光子器件的方法技术

一种方法，包括：形成多个第一层，每个层包括位于衬底上方的第一伪层和第二伪层，其中，在每个层内，第二伪层设置在第一伪层之上；在多个第一层中形成多个第二凹进区域，其中，多个第二凹进区域中的至少一个子组分别延伸穿过不同数量的第二伪层；和穿过多个第二凹进区域的至少一个子组执行蚀刻操作以同时形成分别具有不同深度的多个第三沟槽。本发明专利技术实施例涉及形成光子器件的方法。

Methods of forming photon devices

【技术实现步骤摘要】
形成光子器件的方法
本专利技术实施例涉及形成光子器件的方法。
技术介绍
在当今的电信网络中，相比于电缆，通常选择光纤以将信息以光的形式从一个地方传输至另一地方，这部分由于光纤的各种有利特征，例如，当与电缆相比时的较高的带宽，较长的传输距离等。为了进一步增加光纤的带宽，已经提出了通过使用相应的不同波长的光来在一根光纤上复用多个光信号的技术，例如，密集波分复用(DWDM)技术。通常，耦合到光纤的光子器件(例如，调制器)通常用于通过使用光栅衍射多个光信号来区分(例如，分割)多个光信号。例如，光子器件可以包括多个光栅，每个光栅形成为以相应的深度延伸到衬底中的梳状结构。当光子器件接收到与各个不同波长相关联的多个光信号时，基于不同的深度，每个光栅可以让相应波长的一个光信号通过。制造具有这种多个梳状结构(各自具有不同深度)的光子器件的现有技术通常依赖于使用一个单个掩模层来多次直接蚀刻衬底。然而，这样的技术会引起各种问题，例如，不希望的残余物(例如，反应的光刻胶材料)保留在形成的梳状结构中，这不利地影响光子器件的性能。因此，现有的光子器件及其制造方法并不完全令人满意。
技术实现思路
根据本专利技术的一些实施例，提供了一种形成光子器件的方法，包括：形成多个第一层，每个层包括位于衬底上方的第一伪层和第二伪层，其中，在每个层内，所述第二伪层设置在所述第一伪层之上；在所述多个第一层中形成多个第二凹进区域，其中，所述多个第二凹进区域中的至少一个子组分别延伸穿过不同数量的所述第二伪层；和穿过所述多个第二凹进区域的至少一个子组执行蚀刻操作以同时形成分别具有不同深度的多个第三沟槽。根据本专利技术的另一些实施例，还提供了一种形成光子器件的方法，包括：在衬底上方形成第一蚀刻停止层；在所述第一蚀刻停止层上方形成第一掩模层；在所述第一掩模层上方形成第二蚀刻停止层；在所述第二蚀刻停止层上方形成第二掩模层；形成各自延伸穿过所述第二掩模层的两个以上的第一凹进区域；在所述两个以上的第一凹进区域的第一个第一凹进区域下方直接形成第二凹进区域，所述第二凹进区域进一步延伸穿过所述第二蚀刻停止层和所述第一掩模层；以及根据所述两个以上的第一凹进区域的第二个第一凹进区域和所述第二凹进区域，同时形成在所述衬底内具有各自不同深度的第一沟槽和第二沟槽。根据本专利技术的又一些实施例，还提供了一种形成光子器件的方法，包括：在衬底上方形成第一伪层和第二伪层的N个层，其中，在每个层中，所述第二伪层位于所述第一伪层之上；横跨所述N个层，形成分别延伸穿过不同数量的第二伪层的N个凹进区域；以及使用横跨所述N个层的所述N个凹进区域，同时形成在所述衬底中分别具有不同深度的N个沟槽，其中，N是等于或大于2的整数。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A和1B示出了根据一些实施例的用于形成半导体器件的示例性方法的流程图。图2A、图2B、图2C、图2D、图2E、图2F、图2G和图2H示出了根据一些实施例的由图1A和1B的方法制造的各个制造阶段期间的示例性半导体器件的截面图。图3A和3B示出了根据一些实施例的用于形成半导体器件的另一示例性方法的流程图。图4A、4B、4C、4D、4E、4F、4G和4H示出了根据一些实施例的由图3A和3B的方法制造的各个制造阶段期间的示例性半导体器件的截面图。图5示出了根据一些实施例的通过图1A和1B或图3A和3B的方法制造的示例性半导体器件的截面图。图6A、图6B、图6C、图6D、图6E和图6F分别示出了根据一些实施例的图2A-2H和图4A-4H的半导体器件的梳状结构的示例性顶视图。图7A、图7B、图7C和图7D分别示出了根据一些实施例的图2A-2H和图4A-4H的半导体器件的梳状结构的光栅结构的示例性截面图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和设置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。本专利技术提供了用于形成包括具有分别不同深度的多个梳状结构的光子器件的新方法的各个实施例。更具体地，每个梳状结构包括以基本上相似的深度延伸到衬底内并且填充有介电材料的多个周期性沟槽，并且梳状结构的相应深度彼此不同。与现有技术不同，在本专利技术的一些实施例中，一种方法包括在衬底上方形成多个伪层，形成多个凹进区域，每个凹进区域延伸穿过相应的不同数量的伪层，并且使用跨过伪层的这样的多个凹进区域以蚀刻衬底以形成多个梳状结构。图1A和图1B共同示出了根据本专利技术的一个或多个实施例的形成半导体器件的方法100的流程图。要注意的是，方法100仅仅是一个实例，并不意图限制本专利技术。在一些实施例中，半导体器件是光子器件的至少一部分。如本专利技术所采用的，光子器件是指被配置为处理(例如，接收，反射，衍射，传输等)光信号的任何器件。注意到图1A-1B的方法100不产生完整的光子器件。可以使用互补金属氧化物半导体(CMOS)技术处理来制造完整的光子器件。因此，可以理解，可以在图1A-1B的方法100之前，期间和之后提供额外的操作，并且可以仅在此简要地描述一些其他操作。首先参考图1A，在一些实施例中，方法100从提供衬底的操作102开始。方法100继续到操作104，其中，在衬底上形成多个第一层，每个第一层包括第一伪层和在第一伪层之上的第二伪层。接下来，方法100继续到操作106，其中暴露第一层处的第一伪层的多个第二部分。在一些实施例中，第一层可以是多个第一层中的最顶层。此外，当暴露最顶层处的第一伪层的多个第二部分时，可以相应地形成多个第一凹进区域，每个第一凹进区域延伸穿过最顶层处的第二伪层的相应部分。方法100继续到操作108，其中暴露第二层处的第一伪层的多个第三部分。在一些实施例中，第二层比第一层低一层，例如，下一个最顶层。在一些实施例中，当暴露下一个最顶层处的第一伪层的多个第三部分时，可以形成各自延伸穿过最顶层处的第二伪层的相应部分、最顶层处的第一伪层的相应部分和下一个最顶层处的第二伪层的相应部分的多个第二凹进区域。因此，可以理解，多个第二凹进区域是第一凹进区域的进一步朝向衬底延伸(即，朝向下层)的子组。接下来，方法100继续到操作110，其中当最底层处的第一伪层没有部分被暴露时，暴露下一较低层处的第一伪本文档来自技高网...

【技术保护点】
1.一种形成光子器件的方法，包括：形成多个第一层，每个层包括位于衬底上方的第一伪层和第二伪层，其中，在每个层内，所述第二伪层设置在所述第一伪层之上；在所述多个第一层中形成多个第二凹进区域，其中，所述多个第二凹进区域中的至少一个子组分别延伸穿过不同数量的所述第二伪层；和穿过所述多个第二凹进区域的至少一个子组执行蚀刻操作以同时形成分别具有不同深度的多个第三沟槽。

【技术特征摘要】
2018.03.26 US 15/936,0421.一种形成光子器件的方法，包括：形成多个第一层，每个层包括位于衬底上方的第一伪层和第二伪层，其中，在每个层内，所述第二伪层设置在所述第一伪层之上；在所述多个第一层中形成多个第二凹进区域，其中，所述多个第二凹进区域中的至少一个子组分别延伸穿过不同数量的所述第二伪层；和穿过所述多个第二凹进区域的至少一个子组执行蚀刻操作以同时形成分别具有不同深度的多个第三沟槽。2.根据权利要求1所述的方法，还包括：使用所述多个第二凹进区域的至少一个子组作为掩模来蚀刻所述衬底，从而形成所述多个第三沟槽。3.根据权利要求2所述的方法，其中，所述多个第二凹进区域的至少一个子组延伸穿过的第二伪层的数量对应于所述衬底中的所述多个第三沟槽的深度。4.根据权利要求1所述的方法，其中，在所述多个第一层中形成多个第二凹进区域包括：(a)在所述多个第一层中的第一个第一层处暴露所述第一伪层的多个第四部分；(b)在所述多个第一层中的第二个第一层处暴露所述第一伪层的多个第五部分，其中，所述第二个第一层比所述第一个第一层低一层，并且其中，所述多个第五部分的数量小于所述多个第四部分的数量；和(c)重复步骤(a)和(b)，直到形成多个第二凹进区域的至少一个子组。5.根据权利要求4所述的方法，其中，步骤(a)包括：蚀刻所述多个第一层中的所述第一个第一层处的所述第二伪层的部分，所述第二伪层的部分直接设置在所述多个第一层中的...

【专利技术属性】
技术研发人员：刘陶承，洪蔡豪，郭仕奇，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71