一种多通道低速口与单通道高速口数据交互方法技术

一种多通道低速口与单通道高速口数据交互方法，包括：FPGA采集多通道接口的数据，并将采集的数据通过内部高速串口发送至DSP；所述DSP接受所述FPGA发送的数据并对数据进行分析和运算，并将分析和运算后的数据返回至所述FPGA；所述FPGA将所述DSP返回的数据发送至多通道接口。本发明专利技术提供的技术方案不仅可以准确高效的实现内部数据通讯，还使得系统兼容性更强，避免FPGA重复修改，缩短开发调试周期。

A Data Interaction Method between Multi-Channel Low-Speed Port and Single-Channel High-Speed Port

【技术实现步骤摘要】
一种多通道低速口与单通道高速口数据交互方法
本专利技术涉及数字通讯领域，具体涉及一种多通道低速口与单通道高速口数据交互方法。
技术介绍
电力控制保护系统是电力系统中的重要角色，关系着整个系统的安全和监控，其核心技术在于数据的采集和实时的信息处理分析，随着控制保护系统愈加复杂精细的控制策略，系统内部通讯数据量越来越庞大，系统实时性需要也在不断提高，整个系统的控制周期也在不断缩减，对内部通讯机制和方案提出了新的挑战。目前电力系统控保平台中FPGA与DSP之间数据通讯采用并行地址数据总线接口，FPGA采集到多个通道的数据后通过并行地址数据总线接口进行芯片间的数据交互，FPGA需要单独开发并行地址数据总线接口模块，该模块逻辑复杂，移植性差，且受限于并行地址数据总线接口时钟频率较低，难以满足越来越高的通讯需求。
技术实现思路
为了解决现有技术不能满足越来越高的通讯需求，本专利技术提供一种多通道低速口与单通道高速口数据交互方法。本专利技术提供的技术方案是：一种多通道低速口与单通道高速口数据交互方法，包括：FPGA采集多通道接口的数据，并将采集的数据通过内部高速串口发送至DSP；所述DSP接受所述FPGA发送的数据并对数据进行分析和运算，并将分析和运算后的数据返回至所述FPGA；所述FPGA将所述DSP返回的数据发送至多通道接口。优选的，FPGA采集多通道接口的数据，并将采集的数据通过内部高速串口发送至DSP，包括：通过FPGA的低速通道采集模块采集数据,并将采集的数据由SRIO发送模块发送到所述DSP。优选的，所述通过FPGA的低速通道采集模块采集数据，之后还包括：将采集的数据通过通道优先级决策模块进行优先级排序；并将排序后的数据由SRIO发送模块发送到所述DSP。优选的，所述将采集的数据通过通道优先级决策模块进行优先级排序，包括：将采集的并行多通道数据通过通道优先级决策模块汇总为单通道数据，进行多通道优先级判断，并将判断信息组包SRIO帧头。优选的，所述采集的数据由SRIO发送模块发送到所述DSP，之前还包括：将排序后的数据推送到SRIO发送端缓存模块，所述SRIO发送模块主动读取所述SRIO发送端缓存模块的数据。所述将排序后的数据推送到SRIO发送端缓存模块，所述SRIO发送模块主动读取所述SRIO发送端缓存模块的数据,之后还包括:先判断SRIO接收模块读锁定信号是否锁定，如果为解锁状态则SRIO发送模块将写锁定信号锁定，然后发送数据，数据发送完成SRIO发送模块将写锁定信号解锁；如果判断SRIO接收模块读锁定信号为锁定状态则等待，直到解锁状态。优选的，所述采集的数据由SRIO发送模块发送到所述DSP，包括：所述SRIO发送模块完成SRIO数据的帧头解析判断数据长度，根据握手信息将采集的数据由SRIO发送模块发送到所述DSP。优选的，所述将分析和运算后的数据返回至所述FPGA，包括：将分析和运算后的数据发送至所述FPGA的SRIO接收模块，所述SRIO接收模块将接收的数据进行校验后将数据发送至多通道发送选择决策模块。优选的，所述SRIO接收模块将接收的数据进行校验后将数据发送至多通道发送选择决策模块，之前还包括：所述SRIO接收模块将接收到的数据进行校验后将数据推送至SRIO接收端缓存模块中；所述多通道发送选择决策模块通过判断SRIO接收端缓存模块中缓存区状态来主动读取缓存区的数据。优选的，所述SRIO接收模块将接收到的数据进行校验后将数据推送至SRIO接收端缓存模块中，包括：所述SRIO接收模块完成数据的接收和帧头解析，确定发送通道和数据类型，并对接收的数据进行校验，同时设计SRIO接收端缓存模块写入逻辑，将校验后的数据推送至所述SRIO接收端缓存模块中。优选的，所述多通道发送选择决策模块通过判断SRIO接收端缓存模块中缓存区状态主动读取缓存区数据，包括：所述多通道发送选择决策模块判断缓存区状态是否处于待发送状态；若为非空状态则读取所述SRIO接收端缓存模块中的数据；并根据解析帧头得到的通道和对应协议将数据推送至对应的各低速通道发送模块中。与现有技术相比，本专利技术的有益效果为：一种多通道低速口与单通道高速口数据交互方法，包括：FPGA采集多通道接口的数据，并将采集的数据通过内部高速串口发送至DSP；所述DSP接受所述FPGA发送的数据并对数据进行分析和运算，并将分析和运算后的数据返回至所述FPGA；所述FPGA将所述DSP返回的数据发送至多通道接口；本技术方案将采集的数据由SRIO发送模块发送到SRIO接收模块，并由SRIO接收模块将接收到的数据进行校验处理，准确高速的实现内部数据的通讯。本专利技术实现了通讯方式逻辑简单，便于实现，避免了FPGA用户自己开发逻辑时序控制模块。本专利技术实现了系统兼容性更强，避免FPGA重复修改，缩短开发调试周期。本专利技术实现了双向握手机制保证数据通讯可靠。附图说明图1为本专利技术的多通道低速口与单通道高速口数据交互方法流程图；图2为本专利技术的控制保护平台CPU板卡框图；图3为本专利技术的FPGA内部各模块框图；图4为本专利技术的多通道转单通道数据流程图；图5为本专利技术的单通道转多通道数据流程图。具体实施方式为了更好地理解本专利技术，下面结合说明书附图和实例对本专利技术的内容做进一步的说明。本专利技术提供了一种多通道低速口与单通道高速口数据交互方法，如图1所示：包括：S1、FPGA采集多通道接口的数据，并将采集的数据通过内部高速串口发送至DSP；S2、所述DSP接受所述FPGA发送的数据并对数据进行分析和运算，并将分析和运算后的数据返回至所述FPGA；S3、所述FPGA将所述DSP返回的数据发送至多通道接口。该专利技术是一种基于硬件平台的低速并行多通道与高速串行单通道数据内部交互方法，基于FPGA实现内部底层通讯框架模块设计，利用FPGA设计所有接口驱动以及内部数据处理传输框架，该方法是一种通用的内部通讯框架设计，接口驱动类型可根据实际需求开发。高速串行接口可采取SRIO或PCIE等来实现芯片间或者板卡间的单通道高速数据交互；多通道可采用IIC接口或SPI接口或者485串口等任何的低速采集通道；外部高速扩展接口采用QSFP模块。基于图2为例，本专利技术单通道串行接口采用SRIO，并行多通道接口采用485串行接口和背板IO接口。所有的数据发送均采取FPGA直通方式，FPGA只做数据的校验转发，不对数据做解析和处理。FPGA调用SRIOIP核来实现高速串口驱动开发，内部数据的缓存采用先入先出队列(FIFO)缓存区，FPGA通过判断FIFO是否为空来决定是否发送数据。SRIO通讯采用NWRITE指令和DOORBELL指令，NWRITE作为数据传输帧，DOORBELL可以作为握手信息或者标志位的传输。本专利技术FPGA设计中主要包括了8个模块，分别为低速通道采集模块，通道优先级决策模块，SRIO发送端缓存模块，SRIO发送模块，SRIO接收模块，SRIO接收端缓存模块，多通道发送选择决策模块，低速通道发送模块。图3给出了FPGA内部各模块链接框图。整个通讯流程以FPGA为主，发送和接收都独立运行，不受其他芯片影响，在多通道采集端只要采集到数据且校验通过后，所有通道数据经过通道优先级决策模块对数据进行优先级判断，排序后推送到单通道SRIO本文档来自技高网...

【技术保护点】
1.一种多通道低速口与单通道高速口数据交互方法，其特征在于，包括：FPGA采集多通道接口的数据，并将采集的数据通过内部高速串口发送至DSP；所述DSP接受所述FPGA发送的数据并对数据进行分析和运算，并将分析和运算后的数据返回至所述FPGA；所述FPGA将所述DSP返回的数据发送至多通道接口。

【技术特征摘要】
1.一种多通道低速口与单通道高速口数据交互方法，其特征在于，包括：FPGA采集多通道接口的数据，并将采集的数据通过内部高速串口发送至DSP；所述DSP接受所述FPGA发送的数据并对数据进行分析和运算，并将分析和运算后的数据返回至所述FPGA；所述FPGA将所述DSP返回的数据发送至多通道接口。2.如权利要求1所述的方法，其特征在于，FPGA采集多通道接口的数据，并将采集的数据通过内部高速串口发送至DSP，包括：通过FPGA的低速通道采集模块采集数据,并将采集的数据由SRIO发送模块发送到所述DSP。3.如权利要求2所述的方法，其特征在于，所述通过FPGA的低速通道采集模块采集数据，之后还包括：将采集的数据通过通道优先级决策模块进行优先级排序；并将排序后的数据由SRIO发送模块发送到所述DSP。4.如权利要求3所述的方法，其特征在于，所述将采集的数据通过通道优先级决策模块进行优先级排序，包括：将采集的并行多通道数据通过通道优先级决策模块汇总为单通道数据，进行多通道优先级判断，并将判断信息组包SRIO帧头。5.如权利要求4所述的方法，其特征在于，所述采集的数据由SRIO发送模块发送到所述DSP，之前还包括：将排序后的数据推送到SRIO发送端缓存模块，所述SRIO发送模块主动读取所述SRIO发送端缓存模块的数据。6.如权利要求5所述的方法，其特征在于，所述将排序后的数据推送到SRIO发送端缓存模块，所述SRIO发送模块主动读取所述SRIO发送端缓存模块的数据,之后还包括:先判断SRIO接收模块读锁定信号是否锁定，如果为解锁状态则SRIO发送模块将写锁定信号锁定，然后发送数据，数据发送完成SRIO发送模块将写锁定信号解锁；如果判断...

【专利技术属性】
技术研发人员：谷伟明，陈国富，贾晓光，王翔，邹昊东，崔虎宝，袁佩娥，徐博，
申请(专利权)人：全球能源互联网研究院有限公司，国家电网有限公司，国网江苏省电力有限公司信息通信分公司，国网江苏省电力有限公司，
类型：发明
国别省市：北京,11