一种融合闪存的CPU虚拟DRAM控制器制造技术

本发明专利技术涉及一种融合闪存的CPU虚拟DRAM控制器，解决的是增加容量的技术问题，通过采用所述融合闪存的CPU虚拟DRAM控制器的DRAM空间由闪存空间替换，设置一个数据交换开关连接闪存空间与DRAM控制器的技术方案，较好的解决了该问题，可用于DRAM控制器中。

A CPU Virtual DRAM Controller Fusing Flash Memory

【技术实现步骤摘要】
一种融合闪存的CPU虚拟DRAM控制器
本专利技术涉及DRAM控制器领域，具体涉及一种融合闪存的CPU虚拟DRAM控制器。
技术介绍
DRAM芯片即动态随机存取存储器，DRAM只能将数据保持很短的时间，所以需要定时刷新，同时断电后数据也将消失。DRAM分为很多种，常见的主要有FPRAM/FastPage、EDORAM、SDRAM、DDRRAM、RDRAM、SGRAM以及WRAM等。数据库等应用要求数据加载到内存中运行，对系统内存容量的需求很大。现有CPU的容量取决于实际连接的DRAM大小，实现大内存容量需很高成本。现有的DRAM控制器存在容量小的问题。本专利技术的一种融合闪存的CPU虚拟DRAM控制器能够解决上述问题。
技术实现思路
本专利技术所要解决的技术问题是现有技术中存在的容量小的技术问题。提供一种新的融合闪存的CPU虚拟DRAM控制器，该融合闪存的CPU虚拟DRAM控制器具有容量大的特点。为解决上述技术问题，采用的技术方案如下：一种融合闪存的CPU虚拟DRAM控制器，所述融合闪存的CPU虚拟DRAM控制器的DRAM空间由闪存空间替换，设置一个数据交换开关连接闪存空间与DRAM控制器。本专利技术的工作原理：本专利技术在CPU的DRAM控制器上用闪存空间代替DRAM空间，可以百倍提高CPU的有效地址空间。上述方案中，为优化，进一步地，所述闪存空间替换DRAM空间采用以配置缓存控制方法进行缓存控制，实现DRAM与闪存空间相匹配；所述数据交换开关还连接有虚拟控制单元，虚拟控制单元连接缓存控制器。进一步地，所述虚拟控制单元连接有非易失启停交换控制单元，完成所述CPU虚拟DRAM控制器的非易失DRAM控制管理。进一步地，所述缓存控制流程为：步骤1，判定CPU地址是否在缓存，若是，则访问DRAM控制器，并定义CPU_RDY=1；若否，DRAM与虚拟DRAM更新数据，并定义CPU_RDY返还CPU。进一步地，所述配置缓存方法采用适度干预缓存调度的机制，X位用来常驻，禁止替换；未干预缓存调度时，采用内含调度方法。进一步地，将CPU的DRAM控制器地址空间D扩展为闪存地址空间F；所述地址空间D有M个地址线，闪存地址空间有N个地址线；其中F大于D；虚拟DRAM扩展倍数K=F/D。进一步地，所述CPU为64位。将64位CPU的DRAM控制器地址空间D（M个地址线），扩展为闪存（FLASH）地址空间F（N个地址线），这里F远大于D；设D=8GB，F=1TB，则M=33bit,N=40bit。这里虚拟DRAM扩展倍数K=F/D=128。DRAM空间实际是VIRTUAL-DRAM(FLASH)空间的CACHE。易失的DRAM在加电的初始化过程中可以有如下选项：从非易失的FLASH空间恢复到前次关机的状态；从外部存储设备写入DRAM。本专利技术的有益效果：闪存的容量可以达到DRAM的百倍以上。本专利技术提出在CPU的DRAM控制器上用闪存空间代替DRAM空间，可以百倍提高CPU的有效地址空间，并实现非易失内存。附图说明下面结合附图和实施例对本专利技术进一步说明。图1，CPU-DRAM控制器示意图。图2，现有的NVDIMM-P系统的结构示意图。图3，融合闪存的CPU虚拟DRAM控制器示意图。图4，虚拟DRAM框图。图5，缓存流程图。图6，虚拟DRAM缓存控制图。图7，虚拟DRAM非易失控制流程图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。实施例1如图1为现有CPU-DRAM控制器，为提高性能，现代高性能CPU将CPU内核与内存（DIMM）控制器与高速外部总线（PCIE）集成在CPU芯片中。每条DIMM所能访问的最大内存空间为最大DIMM规范规定，以DDR4为例，为128GB，而实际上DIMM容量远小于最大值。如图2为NVDIMM-P系统的结构，将闪存与DRAM共同放置在DIMM接口上，报给系统的容量是闪存容量，能容易达到最大规定容量，超过DIMM规范值，需要采用特殊方法扩充地址。如图3为本实施例提供的融合闪存的CPU虚拟DRAM控制器示意图。融合闪存和DRAM于CPU上的DRAM控制器，报给系统的存储容量为连接在控制器上的闪存与PCIE上的SSD(虚拟DRAM)之和,容量扩充较NVDIMM-P灵活，并且DRAM接口既可以是DIMM也可以是DRAM颗粒。图3中，本实施例提供一种融合闪存的CPU虚拟DRAM控制器，如图4，所述融合闪存的CPU虚拟DRAM控制器的DRAM空间由闪存空间替换，设置一个数据交换开关连接闪存空间与DRAM控制器。所述闪存空间替换DRAM空间采用以配置缓存控制方法进行缓存控制，实现DRAM与闪存空间相匹配；所述数据交换开关还连接有虚拟控制单元，虚拟控制单元连接缓存控制器。如图7，所述虚拟控制单元连接有非易失启停交换控制单元，完成所述CPU虚拟DRAM控制器的非易失DRAM控制管理。虚拟DRAM不仅大大增加了系统内存容量，同时实现了内存的非易失，即断电保存。增加了非易失保存的交互机制，不仅适用于开关机，也适合运行中省电。所述缓存控制流程，如图5：步骤1，判定CPU地址是否在缓存，若是，则访问DRAM控制器，并定义CPU_RDY=1；若否，DRAM与虚拟DRAM更新数据，并定义CPU_RDY返还CPU。所述配置缓存方法采用适度干预缓存调度的机制，X位用来常驻，禁止替换；未干预缓存调度时，采用内含调度方法。是因为本实施例中虚拟DRAM扩大存储容量是用大闪存容量代替DRAM容量。为了DRAM与的性能相当，采用如图6的缓存控制进行。鉴于难以用一种CACHE算法在任一应用有理想效率(>>99%)，本实施例使用软件适度干预缓存调度的机制，X位用来常驻，禁止替换。在软件未干预情况下，采用内含调度算法。将CPU的DRAM控制器地址空间D扩展为闪存地址空间F；所述地址空间D有M个地址线，闪存地址空间有N个地址线；其中F大于D；虚拟DRAM扩展倍数K=F/D。本实施例中，虚拟DRAM缓存采用双路缓存，对需要常驻的数据采用设置X位，防止被替换。对于一次性的数据流，可以强制不更新缓存。最大支持容量为256TB，即48位CPU地址。尽管上面对本专利技术说明性的具体实施方式进行了描述，以便于本
的技术人员能够理解本专利技术，但是本专利技术不仅限于具体实施方式的范围，对本
的普通技术人员而言，只要各种变化只要在所附的权利要求限定和确定的本专利技术精神和范围内，一切利用本专利技术构思的专利技术创造均在保护之列。本文档来自技高网...

【技术保护点】
1.一种融合闪存的CPU虚拟DRAM控制器，其特征在于：所述融合闪存的CPU虚拟DRAM控制器的DRAM空间由闪存空间替换，设置一个数据交换开关连接闪存空间与DRAM控制器。

【技术特征摘要】
1.一种融合闪存的CPU虚拟DRAM控制器，其特征在于：所述融合闪存的CPU虚拟DRAM控制器的DRAM空间由闪存空间替换，设置一个数据交换开关连接闪存空间与DRAM控制器。2.根据权利要求1所述的融合闪存的CPU虚拟DRAM控制器，其特征在于：所述闪存空间替换DRAM空间采用以配置缓存控制方法进行缓存控制，实现DRAM与闪存空间相匹配；所述数据交换开关还连接有虚拟控制单元，虚拟控制单元连接缓存控制器。3.据权利要求2所述的融合闪存的CPU虚拟DRAM控制器，其特征在于：所述虚拟控制单元连接有非易失启停交换控制单元，完成所述CPU虚拟DRAM控制器的非易失DRAM控制管理。4.据权利要求3所述的融合闪存的CPU虚拟DRAM控制器，其特征在于：所述缓存控...

【专利技术属性】
技术研发人员：林琦，杨艳萍，
申请(专利权)人：北京微密科技发展有限公司，
类型：发明
国别省市：北京,11