基于SIP技术的雷达信号处理电路、封装及实现方法技术

本发明专利技术公开一种基于SIP技术的雷达信号处理电路、封装及实现方法，本发明专利技术的思路是，采用4片DSP芯片均采用国产多核浮点FT‑M6678芯片与1片国产FPGA芯片的电路结构。基于SIP技术，是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能，拥有体积小、功耗低的电路芯片。本发明专利技术采用国产自主研发芯片，使得电路芯片的安全性能得到保证。通过SIP技术集成后的电路芯片，可应用于雷达信号处理系统中，对经过雷达回波预处理后的雷达回波数据的进行实时信号处理。

Radar Signal Processing Circuit, Packaging and Implementation Based on SIP Technology

【技术实现步骤摘要】
基于SIP技术的雷达信号处理电路、封装及实现方法
本专利技术属于电子
，更进一步涉及雷达信号处理
中的一种基于SIP(SystemInPackage)技术的雷达回波信号处理电路、封装及实现方法。本专利技术可应用于雷达信号处理系统中，将雷达信号处理电路封装成电路芯片，可以实时的处理雷达输出的回波信号，进行雷达数据处理实现雷达定位与跟踪。
技术介绍
随着雷达信号处理系统的功能越来越复杂，系统小型化、模块化成为了必然的要求。与此同时，对于小型化、高性能的元器件的需求也不断增加。但是，传统的雷达信号处理系统均采用PCB板卡进行设计，体积大，功耗高，而且国内的雷达信号处理系统所用到的部分高性能元器件多采用国外的芯片，长期处于受制与人的处境。因此需要一种统小型化、模块化的雷达信号电路芯片。成都创信特电子技术有限公司在其申请的专利文献“国产化信号处理平台”(专利申请号201620925748.7，公开号CN206162523U)中公开了一种国产化信号处理平台。该平台主要包括L波段变频模块、中频信号接入处理卡、国产中央处理器主板和存储卡，所述中频信号接入处理板卡包括数模转换模块、模数转换模块和信号处理模块，其中信号处理模块主要由两片FPGA信号处理芯片和FPGA管理控制芯片组成，型号均为SMQ4VSX55。该处理平台存在的不足之处是，第一，信号处理模块由两片FPGA芯片组成，参数的设置和调整性差,难以进行浮点运算，造成信号处理精度的下降；第二，该平台中仍使用处理板卡进行雷达信号的处理，该处理板卡体积大、功耗高，难以用于空间受限的平台，不利于实现越来越复杂的雷达信号处理系统。第三，只实现部分国产化，仍采用部分国外芯片，不利于实现全国产化的雷达处理系统，然存在被他方利用的风险。北京航空航天大学在其申请的专利文献“一种基于FPGA+多核DSP的PD雷达信号处理系统及其并行实现方法”(专利申请号201510411844.X，公开号CN105045763A)中公开了一种基于FPGA+多核DSP的PD雷达信号处理系统。该信号处理系统包括FPGA核心芯片及其外围最小系统电路、DSP芯片及其外围最小系统电路、千兆网络接口芯片、电源芯片和电平转换芯片。该系统信号处理部分由一片赛灵思公司的XC6VSX315T型号FPGA和一片德州仪器公司的TMS320C6678型号DSP组成。该雷达信号处理系统存在的不足之处是，第一，使用了一片DSP与一片FPGA作为信号处理模块，当面临大数据量的信号处理时，处理能力不足，需要多个处理模块协同处理；第二，选用的国外的高端处理芯片，存在后门设计，导致被他方利用带来雷达信号数据处理错误的问题。第三，采用PCB处理板卡进行设计，该处理板卡体积大，功耗高，不利于雷达处理系统化、集成化的实现，难以用于空间受限的平台。
技术实现思路
本专利技术的目的在于针对上述已有技术的不足，提出了一种基于SIP技术的雷达信号处理电路、封装及实现方法，解决了目前雷达处理机依赖国外高端器件所存在的安全性问题和使用PCB板卡进行设计，体积大、功耗高，难以用于空间受限的平台的问题。为达到上述目的，本专利技术的思路是，本专利技术公开一种基于SIP技术的雷达信号处理电路、封装及实现方法，采用4片DSP芯片均采用国产多核浮点FT-M6678芯片与1片国产FPGA芯片的电路结构；基于SIP技术，是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能，拥有体积小、功耗低的电路芯片；采用全国产自主研发芯片，使得电路芯片的安全性能得到保证。通过SIP技术集成后的电路芯片，可应用于雷达信号处理系统中，对经过雷达回波预处理后的雷达回波数据的进行实时信号处理。本专利技术的处理电路包含信号预处理数据接收模块、信号处理模块、时钟配置模块三大模块。所述信号预处理数据接收模块，包括1片FPGA芯片和与其通过SPI总线连接的1片程序加载FLASH芯片。所述信号预处理数据接收模块，用于接收脉压处理后的数据，将脉压处理后的数据输入到信号预处理数据接收模块，信号预处理数据接收模块中的FPGA芯片将脉压处理后的数据均分为4份后，分别传输到信号处理模块中的每片DSP芯片中。所述信号处理模块包括位于FPGA芯片四周的4片DSP芯片，4片DSP芯片中的2片DSP芯片位于FPGA芯片左侧同列，通过PCIE高速串行总线接口相连，4片DSP芯片中的2片DSP芯片位于FPGA芯片右侧同列，通过PCIE高速串行总线接口相连，4片DSP芯片中的2片DSP芯片位于FPGA芯片上侧同行，通过SRIO高速串行总线接口相连，4片DSP芯片中的2片DSP芯片位于FPGA芯片下侧同行，通过SRIO高速串行总线接口相连，4片DSP芯片的每片DSP芯片通过SPI总线连接4片DDR3芯片和1片FLASH程序加载芯片。所述信号处理模块，用于进行动目标显示处理，在信号处理模块中将两个一次延迟杂波对消器级联组成二次对消器，对4片DSP芯片中的脉压处理后的数据同时进行双延迟对消处理，得到动目标显示处理后的时域信号序列，进行动目标检测处理，在信号处理模块中，采用动目标检测方法，4片DSP芯片通过由一系列窄带梳齿状滤波器组成多普勒滤波器组，抑制动目标显示处理后的时域信号序列中的动杂波，得到动目标检测处理后的频域信号序列，进行二维恒虚警处理，在信号处理模块中，采用二维恒虚警处理方法，对动目标检测处理后的频域信号序列做单元均值恒虚警处理，得到二维恒虚警处理后的频域信号序列，进行目标凝聚处理，在信号处理模块中，采用二维恒虚警处理方法，对动目标检测处理后的频域信号序列做单元均值恒虚警处理，得到二维恒虚警处理后的频域信号序列，回传目标一维数组，信号处理模块中的4片DSP芯片将目标凝聚处理后的目标一维数组传输到信号预处理数据接收模块的FPGA芯片中。所述时钟配置模块包括5片时钟配置芯片，每个时钟配置芯片连接1片FPGA或1片DSP，用于配置DSP芯片和FPGA芯片时钟。本专利技术的电路封装，采用系统级封装，对外封装形式为焊球阵列封装BGA，外壳为金属外壳，内部的电路基板为多层高密度带腔陶瓷电路基板，多层高密度带腔陶瓷电路基板的上表面设有焊盘，用于连接各功能芯片的裸芯片的引脚，基板上的内埋线路用于实现各焊盘间的电气连接，所述多层高密度带腔陶瓷电路基板为长方形，长方形基板的中间部分设有长宽相互对称的无顶长方形空腔，用于放置高度较高的裸芯片，将长方形空腔的底面称为第二层，将除去空腔的基板的上表面称为第一层，在基板第一层上安装和焊接时钟配置模块，在基板第二层上安装和焊接有信号预处理数据接收模块和信号处理模块。本专利技术的电路实现方法的具体步骤如下：(1)接收脉压处理后的数据：将脉压处理后的数据输入到信号预处理数据接收模块，信号预处理数据接收模块中的FPGA芯片(34)将脉压处理后的数据均分为4份后，分别传输到信号处理模块中的每片DSP芯片中；(2)进行动目标显示处理：在信号处理模块中将两个一次延迟杂波对消器级联组成二次对消器，对4片DSP芯片中的脉压处理后的数据同时进行双延迟对消处理，得到动目标显示处理后的时域信号序列；(3)进行动目标检测处理：信号处理模块采用动目标检测方法，4片DSP芯片通过由一系列窄带梳齿状滤本文档来自技高网...

【技术保护点】
1.一种基于SIP技术的雷达信号处理电路，包含信号预处理数据接收模块、信号处理模块、时钟配置模块三大模块；其特征在于；所述信号预处理数据接收模块，包括1片FPGA芯片(34)和与其通过SPI总线连接的1片程序加载FLASH芯片(13)；所述信号预处理数据接收模块，用于接收脉压处理后的数据，将脉压处理后的数据输入到信号预处理数据接收模块，信号预处理数据接收模块中的FPGA芯片(34)将脉压处理后的数据均分为4份后，分别传输到信号处理模块中的每片DSP芯片中；所述信号处理模块，包括位于FPGA芯片(34)四周的4片DSP芯片，4片DSP芯片中的2片DSP芯片(12)、(19)位于FPGA芯片(34)左侧同列，通过PCIE高速串行总线接口相连，4片DSP芯片中的2片DSP芯片(3)、(20)位于FPGA芯片(34)右侧同列，通过PCIE高速串行总线接口相连，4片DSP芯片中的2片DSP芯片(3)、(12)位于FPGA芯片(34)上侧同行，通过SRIO高速串行总线接口相连，4片DSP芯片中的2片DSP芯片(19)、(20)位于FPGA芯片(34)下侧同行，通过SRIO高速串行总线接口相连，4片DSP芯片的每片DSP芯片通过SPI总线连接4片DDR3芯片和1片FLASH程序加载芯片；所述信号处理模块，用于进行动目标显示处理，在信号处理模块中将两个一次延迟杂波对消器级联组成二次对消器，对4片DSP芯片中的脉压处理后的数据同时进行双延迟对消处理，得到动目标显示处理后的时域信号序列，进行动目标检测处理，在信号处理模块中，采用动目标检测方法，4片DSP芯片通过由一系列窄带梳齿状滤波器组成多普勒滤波器组，抑制动目标显示处理后的时域信号序列中的动杂波，得到动目标检测处理后的频域信号序列，进行二维恒虚警处理，在信号处理模块中，采用二维恒虚警处理方法，对动目标检测处理后的频域信号序列做单元均值恒虚警处理，得到二维恒虚警处理后的频域信号序列，进行目标凝聚处理，在信号处理模块中，采用二维恒虚警处理方法，对动目标检测处理后的频域信号序列做单元均值恒虚警处理，得到二维恒虚警处理后的频域信号序列，回传目标一维数组，信号处理模块中的4片DSP芯片将目标凝聚处理后的目标一维数组传输到信号预处理数据接收模块的FPGA芯片中；所述时钟配置模块，包括5片时钟配置芯片，每个时钟配置芯片连接1片FPGA或1片DSP，用于配置DSP芯片和FPGA芯片时钟。...

【技术特征摘要】
1.一种基于SIP技术的雷达信号处理电路，包含信号预处理数据接收模块、信号处理模块、时钟配置模块三大模块；其特征在于；所述信号预处理数据接收模块，包括1片FPGA芯片(34)和与其通过SPI总线连接的1片程序加载FLASH芯片(13)；所述信号预处理数据接收模块，用于接收脉压处理后的数据，将脉压处理后的数据输入到信号预处理数据接收模块，信号预处理数据接收模块中的FPGA芯片(34)将脉压处理后的数据均分为4份后，分别传输到信号处理模块中的每片DSP芯片中；所述信号处理模块，包括位于FPGA芯片(34)四周的4片DSP芯片，4片DSP芯片中的2片DSP芯片(12)、(19)位于FPGA芯片(34)左侧同列，通过PCIE高速串行总线接口相连，4片DSP芯片中的2片DSP芯片(3)、(20)位于FPGA芯片(34)右侧同列，通过PCIE高速串行总线接口相连，4片DSP芯片中的2片DSP芯片(3)、(12)位于FPGA芯片(34)上侧同行，通过SRIO高速串行总线接口相连，4片DSP芯片中的2片DSP芯片(19)、(20)位于FPGA芯片(34)下侧同行，通过SRIO高速串行总线接口相连，4片DSP芯片的每片DSP芯片通过SPI总线连接4片DDR3芯片和1片FLASH程序加载芯片；所述信号处理模块，用于进行动目标显示处理，在信号处理模块中将两个一次延迟杂波对消器级联组成二次对消器，对4片DSP芯片中的脉压处理后的数据同时进行双延迟对消处理，得到动目标显示处理后的时域信号序列，进行动目标检测处理，在信号处理模块中，采用动目标检测方法，4片DSP芯片通过由一系列窄带梳齿状滤波器组成多普勒滤波器组，抑制动目标显示处理后的时域信号序列中的动杂波，得到动目标检测处理后的频域信号序列，进行二维恒虚警处理，在信号处理模块中，采用二维恒虚警处理方法，对动目标检测处理后的频域信号序列做单元均值恒虚警处理，得到二维恒虚警处理后的频域信号序列，进行目标凝聚处理，在信号处理模块中，采用二维恒虚警处理方法，对动目标检测处理后的频域信号序列做单元均值恒虚警处理，得到二维恒虚警处理后的频域信号序列，回传目标一维数组，信号处理模块中的4片DSP芯片将目标凝聚处理后的目标一维数组传输到信号预处理数据接收模块的FPGA芯片中；所述时钟配置模块，包括5片时钟配置芯片，每个时钟配置芯片连接1片FPGA或1片DSP，用于配置DSP芯片和FPGA芯片时钟。2.根据权利要求1中所述的基于SIP技术的雷达信号处理电路，其特征在于，所述的4片DSP芯片均采用多核浮点FT-M6678芯片。3.根据权利要求1中所述的基于SIP技术的雷达信号处理电路，其特征在于，所述的16片数据存储芯片均采用SM4J256M16M的数据存储芯片。4.根据权利要求1中所述的基于SIP技术的雷达信号处理电路，其特征在于，所述的5片程序加载芯片均采用SM25QU256MX的程序加载芯片。5.一种基于SIP技术的雷达信号处理电路封装，采用系统级封装，对外封装形式为焊球阵列封装BGA，外壳为金属外壳，内部的电路基板为多层高密度带腔陶瓷电路基板，多层高密度带腔陶瓷电路基板的上表面设有焊盘(29)，用于连接各功能芯片的裸芯片的引脚，基板上的内埋线路用于实现各焊盘间的电气连接，其特征在于，所述多层高密度带腔陶瓷电路基板为长方形(36)，长方形基板的中间部分设有长宽相互对称的无顶长方形空腔(35)，用于放置高度较高的裸芯片，将长方形空腔的底面称为第二层，将除去空腔的基板的上表面称为第一层，在基板第一层上安装和焊接时钟配置模块，在基板第二层上安装和焊接有信号预处理数据接收模块和信号处理模块。6.一种基于SIP技术的雷达信号处理电路实现方法，其特征在于，进行动目标显示处理、进行动目标检测处理、进行二维恒虚警处理、进行目标凝聚处理及回传目标一维数组；该方法的具体步骤...

【专利技术属性】
技术研发人员：全英汇，林露，刘智星，邢孟道，李亚超，何子建，余兆明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61