通过动态元素匹配来线性化传递特性的方法技术

本公开涉及通过动态元素匹配来线性化传递特性的方法。提供适用于ADC或DAC的级，其中级包括可以一起操作以形成具有降低的热噪声的复合输出的多个片，而每个片本身具有足够小的电容以快速响应应用于片的数字代码的变化。这允许在不损失噪声性能的情况下实现快速转换。片可以被细分以减少最高有效位和最低有效位之间的缩放不匹配。实现了一种新的混洗方案，其允许在片的子部分之间发生混洗，而不需要实现大规模复杂的混洗器。

A Method of Linearizing Transfer Characteristics by Dynamic Element Matching

【技术实现步骤摘要】
通过动态元素匹配来线性化传递特性的方法优先权数据本申请要求于题为“模数转换器级”的美国申请序列号15/916,009的优先权，该申请通过引用整体并入本文。
本公开涉及用于改善装置的传递特性的装置和方法。本文公开的技术可用于减少模数转换器和数模转换器中的积分非线性(INL)误差。由于降低的积分非线性，使用这种装置的系统也可以预期显示出改进。
技术介绍
在制造模数转换器(ADC)和数模转换器(DAC)期间的随机变化可导致这些器件内的元件在它们对转换结果的贡献方面有效地超重或欠量。本公开提供了可以改善细分的架构和/或成片的架构中的线性的技术和电路。
技术实现思路
在本专利技术的第一方面，提供一种形成数模转换器的余数。这种转换器可以用作流水线的模数转换器内的余数形成级。数模转换器响应数据字，该数据字表示要转换为模拟值的数字值。数模转换器包括至少两个并行排列的协作数模转换器。数据字生成器被布置为接收数据字并为每个协作数模转换器生成数据字。有利地，在给定的一个协作数模转换器内，可以使用第一计数方案(例如第一索引)来识别转换元件，例如开关电容器或电流源。有利地，可以使用第二计数方案(例如第二索引)来识别协作数模转换器中的各个协作数模转换器。优选地，共享部分，其表示提供给每个协作数模转换器的位模式，由一维混合操作形成。数据字具有第一部分，该第一部分由数据字生成器转换为第一数据字部分和附加(或第二)数据字部分。第一数据字部分表示已经应用混合操作后的第一部分数字字。数字字可以是二进制字，基数<2字，一元编码字或混合一元编码字，其中多个位具有将每个位值编码为模拟值的第一传递函数，并且至少一个位具有与第一传递函数不同的第二传递函数。数字字也有第二部分。例如，第二部分可以表示比第一部分中的位更不重要的位。第二部分中的一些位可以由数据字的附加部分表示，其中附加部分已经使用第一和第二索引中的另一个进行混洗。在示例中，可以将单个单元视为放置在具有X轴和Y轴的矩形阵列中。第一混洗操作可以沿X轴混洗单元。第一轴表示共享数据，因此对于每个X轴，在Y轴的给定列中的所有单元具有相同的值。在另一示例中，基于前面的示例，在列或少量列上构建可以用于转换来自数字字的第二部分的数据。第二部分不构成数据字的共享部分，因为它包含在列内变化的数据，而不是在列中保持不变。在不脱离本专利技术的范围的情况下，可以交换对行和列的引用。类似地，单元不需要布置成矩形阵列。以其他顺序排列的元素的物理阵列(例如，弧或不同半径的圆)也形成可以通过两个索引寻址单元的组。在本公开的实施方案中，提供包括多个片的装置，每个片包括多个元件，所述元件被细分为第一组元件和第二组元件。第一和第二组元件通过耦合的中间组件连接在一起，使得它们对输出节点的贡献被加权。响应于与多个片的至少一些的第二组元件的位值相关的位值来控制每个片中第一组元件的元件之一。因此，可以将形成输出字的任务的一部分转移到由插入部件施加的边界上。当协同作用时，可以利用这种方法来增加片上第一组元件的有效分辨率。这也可以在混洗方案中利用以均衡第一和第二组元件之间的平均最低有效位值。根据本公开的第二方面，提供包括多个DAC片的数模转换器，每个片分段为主DAC部分和子-DAC部分。主DAC部分适于输出与数字字的多个最高有效位相关的模拟值，并且子-DAC部分适于输出与多个较小有效位相关的值。与子-DAC相关联的一些位值在DAC片的主DAC部分上混洗。这种混洗允许主DAC部分和子-DAC部分之间的增益或缩放误差减小。根据本专利技术的第三方面，提供一种改善DAC或包括DAC的ADC中的线性的方法，其中DAC包括多个片，每个片被分成主DAC和子-DAC，该方法包括跨越每个片在共享混洗模式中的主DAC的多个位的混洗值，以及与跨越主DAC的子-DAC中的一些位相关的混洗值。附图说明为了更完整地理解本公开及其特征和优点，结合附图参考以下描述，其中相同的附图标记表示相同的部分，其中：图1示意性地示出了包括基于采样电容器的数模转换器的模数转换器；图2是10位采样DAC的电路图；图3是两级流水线模数转换器的电路图；图4是改进的流水线转换器的电路图，其中第一级包括迷你DAC；图5是输出电压与数字字输入到理想DAC的曲线图，例如开关电容DAC；图6是具有位权重误差的DAC的输出电压与数字输入字的关系图，以显示这如何将重复的系统误差引入DAC的输出电压；图7显示了单个单位单元如何用于形成B0、B1等复合电容器，以及改进的方案；图8示意性地示出了在分配单元组中以表示位权重B0、B1等的混洗器输出的示例；图9示出了可操作以形成余数的成片的ADC级；图10示出了一个单位单元；图11更详细地示出了图9的实施例；图12示意性地示出了用于DAC片的采样部分内的单元的简单寻址方案；图13示意性地示出了简化混洗器设计的二维寻址方案；图14示出了第一种编码方案，其中来自片的分辨率超过任何单个片的分辨率；图15示出了具有一级混洗的编码方案；图16示出了使用两级混洗方案的本公开的另一实施例；图17是更详细地举例说明两级混洗方案的图；图18以概念形式示出了构成本专利技术另一实施例的混洗器的另一种布置；图19是混洗片DAC的另一实施方式的电路图；图20更详细地示出了混洗片DAC的实现；图21显示了片DAC的输入字的示例，以及该字可以如何编码并用于控制DAC片；图22显示了一个ADC，其中余数形成级包括一个微型转换器，以提高ADC工艺的速度；图23示出了构成本公开的实施例的ADC部分的另一变型；图24示出了构成本专利技术实施例的ADC余数形成部分的另一种变型。图25更详细地示出了本公开的实施例的内部配置；图26是片架构DAC的概括表示，其可操作以从模拟余数作为流水线模数转换器的一部分并构成本公开的实施例；图27示出了具有与外部参考的修改连接的实施例；图28显示了一个带有八个采样DAC片的片ADC；图29示出了以交换或时间交织方式操作的片ADC；图30是图29所示ADC的时序图；图31是本专利技术一个实施例的布局图；图32是构成本公开的实施例的差分ADC的示意图。具体实施方式ADC被广泛使用。例如，它们可以在电信设备、照相机、音频设备、游戏控制台、工业系统、医疗设备、汽车应用、航空航天应用以及许多其他应用和系统中找到，其中模拟值可以代表光强度、声音、压力、速度、电压、电流、无线电信号等被转换成可由数据处理器、嵌入式数字电路、计算机等处理的数字量。从模拟域到数字域需要转换的速度以及所需的分辨率位数可以有很大差异。应建立ADC的传递函数，例如线性和单调，使得差分非线性误差和积分非线性误差很小。需要在数字和模拟域之间进行转换，DAC应具有良好的线性度。通常(但不是必须的)数模转换器响应于二进制输入字而被控制。这里，DAC的输入字通常被称为数据字。二进制输入字提供了获得线性响应的可能性，同时最小化输入字中的宽度(即位数)。同样，在追求良好的线性度时，差分非线性误差和积分非线性误差应该很小。然而，实数转换器，无论是ADC还是DAC，都可以表现出非线性响应。本公开提供了一种至少在统计基础上线性化响应的方法，该方法用于在数字和模拟域之间转换信号，即模数转换或数模转换。期望为ADC提供高转换吞吐量，例如以10至本文档来自技高网...

【技术保护点】
1.余数形成采样数模转换器，所述余数形成采样数模转换器响应于包括第一部分和第二部分的数字字，其中所述余数形成采样数模转换器包括：多个并行排列的协作数模转换器，其中：所述多个协作数模转换器从数据字生成器接收相应的数据字，所述数据字包括共享部分和附加部分；所述共享部分表示所述数字字生成器混洗后的数字字的第一部分，和所述附加部分编码属于所述数字字的第二部分的值。

【技术特征摘要】
2018.03.08 US 15/916,009;2018.08.02 US 16/053,4551.余数形成采样数模转换器，所述余数形成采样数模转换器响应于包括第一部分和第二部分的数字字，其中所述余数形成采样数模转换器包括：多个并行排列的协作数模转换器，其中：所述多个协作数模转换器从数据字生成器接收相应的数据字，所述数据字包括共享部分和附加部分；所述共享部分表示所述数字字生成器混洗后的数字字的第一部分，和所述附加部分编码属于所述数字字的第二部分的值。2.权利要求1所述的余数形成采样数模转换器，其中:所述数据字生成器包括至少两个混洗器，和所述至少两个混洗器包括：第一混洗器，被布置为接收所述数据字的第一部分，并为协作数模转换器的第一组转换元件产生分享的混洗的数据信号，第二混洗器，被布置为接收所述数据字的第二部分的至少一部分，并产生与不属于所述数字字的第一部分的位相关的混洗的数据信号，和所述混洗的数据信号用于控制所述第一组转换元件。3.权利要求1所述的余数形成采样数模转换器，其中:所述数据字生成器包括级联混洗器，所述级联混洗器包括：第一混洗器，用于接收多个位以控制第一组转换元件，和第二混洗器，用于接收位以控制第二组转换元件中的一些，并接收所述第一组转换元件的最低有效位。4.权利要求3所述的余数形成采样数模转换器，其中所述第二混洗器还接收来自所述第一混洗器的数据信号。5.权利要求4所述的余数形成采样数模转换器，其中所述第二混洗器为所述第一混洗器提供输入。6.权利要求5所述的余数形成采样数模转换器，其中:每个协作数模转换器中的所述第一组转换元件的至少一个元件，其基于与所述第二组转换元件相关联的位值来控制，在所述多个协作数模转换器中被混洗到不同的转换元件中，以用于所述协作数模转换器的每个操作。7.权利要求1所述的余数形成采样数模转换器，其中:所述数据字生成器的输入还包括至少一个附加位信号以将已知信号注入所述多个协作数模转换器用于以下一个或多个：输出的抖动和校准过程。8.权利要求1所述的余数形成采样数模转换器，其中：所述多个协作数模转换器包括多个片，每个片包括多个转换元件，所述转换元件被细分为第一组转换元件和第二组转换元件，所述第一和第二组转换元件通过中间组件连接在一起，和每个片中的所述第一组转换元件的至少一个转换元件响应于基于数据字的位值而被控制，该数据字的权重适合于多个片中的至少一些片中的第二组转换元件。9.权利要求8所述的余数形成采样数模转换器，其中：所述第一组转换元件可操作以将字数字化为所述第一组转换元...

【专利技术属性】
技术研发人员：R·鲍德奈尔，R·S·马奥里诺，C·P·赫里尔，A·阿马德，
申请(专利权)人：亚德诺半导体无限责任公司，
类型：发明
国别省市：百慕大群岛,BM