阵列基板及其测试方法技术

本发明专利技术公开了一种阵列基板及其测试方法，该阵列基板包括多条时钟信号线和多个测试端。由于多条时钟信号线中的至少两条时钟信号线可以与同一个测试端连接，因此相对于相关技术中一条时钟信号线与一个测试端连接，本发明专利技术实施例提供的阵列基板上所需设置的测试端数量较少，相应的，与本发明专利技术实施例提供的阵列基板上的测试端连接的测试设备所需包含的引脚数量即可以较少，测试设备的生产成本即较低，体积较小。

Array Substrate and Its Testing Method

【技术实现步骤摘要】
阵列基板及其测试方法
本专利技术涉及显示
，特别涉及一种阵列基板及其测试方法。
技术介绍
目前可以采用阵列基板行驱动(gatedriveronarray，GOA)技术将栅极驱动电路集成在阵列基板上。栅极驱动电路可以与多条时钟信号线和像素单元连接，栅极驱动电路可以根据时钟信号线提供的时钟信号，控制像素单元工作。相关技术中，为了保证产品良率，可以在出厂前对栅极驱动电路进行性能测试，例如，阵列测试(arraytest，AT)。在进行测试时，可以在阵列基板上设置多个测试端，每个测试端可以分别与一条时钟信号线和测试设备的一个引脚连接，测试设备可以通过各个测试端向各条时钟信号线提供时钟信号。但是，当栅极驱动电路连接的时钟信号线数量较多时，阵列基板上设置的测试端的数量即会较多，相应的，测试设备所需包含的引脚数量即会较多，测试设备的生产成本较高。
技术实现思路
本专利技术提供了一种阵列基板及其测试方法，可以解决相关技术中测试设备生产成本较高的问题。所述方案如下：一方面，提供了一种阵列基板，所述阵列基板包括：栅极驱动电路、多条时钟信号线和多个测试端，所述时钟信号线的数量大于所述测试端的数量；所述多条本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，所述阵列基板包括：栅极驱动电路、多条时钟信号线和多个测试端，所述时钟信号线的数量大于所述测试端的数量；所述多条时钟信号线分别与所述栅极驱动电路和所述多个测试端连接，且至少两条时钟信号线与同一个所述测试端连接；所述多个测试端用于与测试设备连接。

【技术特征摘要】
1.一种阵列基板，其特征在于，所述阵列基板包括：栅极驱动电路、多条时钟信号线和多个测试端，所述时钟信号线的数量大于所述测试端的数量；所述多条时钟信号线分别与所述栅极驱动电路和所述多个测试端连接，且至少两条时钟信号线与同一个所述测试端连接；所述多个测试端用于与测试设备连接。2.根据权利要求1所述的阵列基板，其特征在于，所述栅极驱动电路包括多个级联的移位寄存器单元，所述多条时钟信号线包括：多条第一时钟信号线和多条第二时钟信号线，每个所述移位寄存器单元用于将所述第一时钟信号线提供的时钟信号输出至与第一栅线连接的开关输出端，以及用于将所述第二时钟信号线提供的时钟信号输出至与第二栅线连接的检测输出端，所述多个测试端包括：多个第一测试端和至少一个第二测试端；所述多条第一时钟信号线中，至少两条第一时钟信号线与同一个所述第一测试端连接；所述多条第二时钟信号线中，至少两条第二时钟信号线与同一个所述第二测试端连接。3.根据权利要求2所述的阵列基板，其特征在于，所述多个测试端包括：一个所述第二测试端，所述多条第二时钟信号线均与一个所述第二测试端连接。4.根据权利要求2所述的阵列基板，其特征在于，至少两条相邻的所述第一时钟信号线与同一个所述第一测试端连接。5.根据权利要求2所述的阵列基板，所述多条第一时钟信号线中，每两条所述第一时钟信号线与同一个所述第一测试端连接。6.根据权利要求2所述的阵列基板，其特征在于，所述多条时钟信号线还包括：多条第三时钟信号线，每个所述移位寄存器单元用于将所述第三时钟信号线提供的时钟信号输出至移位输出端；所述多条第三时钟信号线中，每条所述第三时钟信号线与一个所述第一测试端连接，且各个所述第三时钟信号线连接的所述第一测试端不同。7.根据权利要求6所述的阵列基板，其特征在于，每条所述第三时钟信号线与一个所述第一测试端直接连接，且所述至少两条第一时钟信号线均与一条所述第三时钟信号线连接。8.根据权利要求6所述的阵列基板，其特征在于，所述至少两条第一时钟信号线与同一个所述第一测试端直接连接，每条所述第三时钟信号线与所述至少两条第一时钟信号线中的一条第一时钟信号线连接。9.根据权利要求6所述的阵列基板，其特征在于，所述多条时钟信号线包括：10条所述第一时钟信号...

【专利技术属性】
技术研发人员：袁志东，李永谦，袁粲，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方卓印科技有限公司，
类型：发明
国别省市：北京,11