一种阵列基板、其制作方法、拼接显示屏及显示装置制造方法及图纸

技术编号:22136477 阅读:34 留言:0更新日期:2019-09-18 10:01
本发明专利技术实施例提供的一种阵列基板、其制作方法、拼接显示屏及显示装置,该阵列基板包括:衬底基板,位于衬底基板第一表面的像素电路,位于衬底基板第二表面的集成驱动电路,第一表面与第二表面为衬底基板相对的两个表面;多个位于衬底基板与像素电路之间的第一对位标记,多个位于衬底基板与集成驱动电路之间的第二对位标记,其中,第一对位标记被配置为制作像素电路各膜层的标定点,第二对位标记被配置为制作集成驱动电路各膜层的标定点。通过在衬底基板的第二表面设置与第一对位标记对应的第二对位标记,以第二对位标记为标定点制作集成驱动电路的各膜层,避免了以第一对位标记为标定点制作集成驱动电路各膜层存在对位不准的问题。

An array substrate, its fabrication method, spliced display screen and display device

【技术实现步骤摘要】
一种阵列基板、其制作方法、拼接显示屏及显示装置
本专利技术涉及显示
,尤指一种阵列基板、其制作方法、拼接显示屏及显示装置。
技术介绍
随着显示技术的发展,人们对显示设备的要求越来越高,窄边框显示屏日益受到人们的青睐。相关技术中的显示屏包括衬底基板,位于衬底基板上的显示区域和边框区域,显示区域包括呈阵列排布的多个像素以及用于驱动各像素的像素电路,边框区域包括用于向像素电路提供控制信号的集成驱动电路,由于该集成驱动电路的设置导致显示屏的边框尺寸增加,不利于窄边框的实现。相关技术通过将集成驱动电路设置在衬底基板背离像素电路的一侧,以减小边框的面积,但是将集成驱动电路设置在衬底基板背离像素电路的一侧不利于在制作集成驱动电路是与位于衬底基板与像素电路之间的对位标记进行对位,对位偏差会导致信号传输线的连接出现偏差,影响驱动信号的传输。
技术实现思路
有鉴于此,本专利技术实施例提供了一种阵列基板、其制作方法、拼接显示屏及显示装置,用以解决相关技术中,由于集成驱动电路的存在导致显示屏的边框区域宽的问题。第一方面,本专利技术实施例提供了一种阵列基板,包括:衬底基板,位于所述衬底基板第一表面的像素电路本文档来自技高网...

【技术保护点】
1.一种阵列基板,其特征在于,包括:衬底基板,位于所述衬底基板第一表面的像素电路,位于所述衬底基板第二表面的集成驱动电路,所述第一表面与所述第二表面为所述衬底基板相对的两个表面;多个第一对位标记,所述第一对位标记位于所述衬底基板与像素电路之间;多个第二对位标记,所述第二对位标记位于所述衬底基板与所述集成驱动电路之间,所述第二对位标记在所述衬底基板上的正投影与所述第一对位标记在所述衬底基板上的正投影至少部分重叠,且所述第二对位标记的透明度大于所述第一对位标记的透明度;其中,所述第一对位标记被配置为制作所述像素电路各膜层的标定点,所述第二对位标记被配置为制作所述集成驱动电路各膜层的标定点。

【技术特征摘要】
1.一种阵列基板,其特征在于,包括:衬底基板,位于所述衬底基板第一表面的像素电路,位于所述衬底基板第二表面的集成驱动电路,所述第一表面与所述第二表面为所述衬底基板相对的两个表面;多个第一对位标记,所述第一对位标记位于所述衬底基板与像素电路之间;多个第二对位标记,所述第二对位标记位于所述衬底基板与所述集成驱动电路之间,所述第二对位标记在所述衬底基板上的正投影与所述第一对位标记在所述衬底基板上的正投影至少部分重叠,且所述第二对位标记的透明度大于所述第一对位标记的透明度;其中,所述第一对位标记被配置为制作所述像素电路各膜层的标定点,所述第二对位标记被配置为制作所述集成驱动电路各膜层的标定点。2.如权利要求1所述的阵列基板,其特征在于,所述第二对位标记在所述衬底基板上的正投影与所述第一对位标记在所述衬底基板上的正投影完全重叠。3.如权利要求1所述的阵列基板,其特征在于,所述第一对位标记为金属对位标记,所述第二对位标记为透明对位标记。4.如权利要求3所述的阵列基板,其特征在于,所述第二对位标记采用的材料包括:氧化铟锡、树脂和透明减薄金属之一或组合。5.如权利要求1所述的阵列基板,其特征在于,所述集成驱动电路与所述像素电路通过信号线进行信号传...

【专利技术属性】
技术研发人员:方业周李峰
申请(专利权)人:京东方科技集团股份有限公司鄂尔多斯市源盛光电有限责任公司
类型:发明
国别省市:北京,11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1