一种阵列基板、液晶显示装置和驱动方法制造方法及图纸

本发明专利技术公开了一种阵列基板、液晶显示装置和驱动方法，以改善现有技术的显示产品的耗电量较高，续航时间短的问题。所述阵列基板，包括：多个呈阵列分布的像素单元；每一所述像素单元包括：存储电容，以及与所述存储电容电连接的驱动电路；所述驱动电路被配置为在对所述存储电容写入与前帧数据信号的电极性相反的本帧数据信号之前，导通所述存储电容的两端，以使所述存储电容的两端电荷中和。

An Array Substrate, LCD Device and Driving Method

【技术实现步骤摘要】
一种阵列基板、液晶显示装置和驱动方法
本专利技术涉及显示
，尤其涉及一种阵列基板、液晶显示装置和驱动方法。
技术介绍
目前显示产品(例如，手机)行业的发展突飞猛进，传统功能性手机的仅有的通讯功能已经无法满足现在人们对手机的要求，新的需求增加了移动办公及音视频播放等功能，这都要求手机向大屏发展的方向，更大的手机显示屏才能显示更多的内容供移动办公，更高的分辨率以凸显细腻的视频内容。而显示产品屏幕尺寸变大，分辨率变高可以给人们的生活带来很多的方便，但同时也给使用者及手机设计人员带来了无尽的烦恼，高分辨率的大尺寸显示屏的耗电越来越高，耗电的增加会大幅度减少显示产品的续航时间，这会给使用者带来很多的困扰。如果想增加续航时间就需要增加显示产品的电池容量，但是随着电池容量的增加，显示产品的厚度会变大很多，又不符合显示产品轻薄化的趋势。
技术实现思路
本专利技术提供一种阵列基板、液晶显示装置和驱动方法，以改善现有技术的显示产品的耗电量较高，续航时间短的问题。本专利技术实施例提供一种阵列基板，包括：多个呈阵列分布的像素单元；每一所述像素单元包括：存储电容，以及与所述存储电容电连接的驱动电路；所述驱动电路被配置为在对所述存储电容写入与前帧数据信号的电极性相反的本帧数据信号之前，导通所述存储电容的两端，以使所述存储电容的两端电荷中和。在一种可能的实施方式中，所述阵列基板包括：多条栅线和多条数据线；所述驱动电路包括：第一晶体管和第二晶体管；第一行所述像素单元的所述第一晶体管的栅极与扫描起始信号端电连接，源极与同一所述像素单元的所述存储电容的第一端电连接，漏极与同一所述像素单元的所述存储电容的第二端电连接；除第一行像素单元以外的其它行所述像素单元的所述第一晶体管的栅极与上一行所述像素单元对应的所述栅线电连接，源极与同一所述像素单元的所述存储电容的第一端电连接，漏极与同一所述像素单元的所述存储电容的第二端电连接；所述第二晶体管，栅极与同一所述像素单元对应的所述栅线电连接，源极与同一所述像素单元对应的所述数据线电连接，漏极与同一所述像素单元的所述存储电容的所述第一端电连接。在一种可能的实施方式中，所述阵列基板还包括：连接线，所述连接线包括：一条第一连接线和多条第二连接线；所述第一连接线沿第一方向延伸，与所述扫描起始信号端电连接；第一行所述像素单元的各所述第一晶体管的栅极均与所述第一连接线电连接，通过所述第一连接线与所述扫描起始信号端电连接；第二所述连接线包括：位于相邻行所述像素单元之间间隙处沿所述第一方向延伸的延伸部，以及沿第二方向延伸的连接部；所述连接部的一端与所述延伸部的一端电连接，所述连接部的另一端与上一行所述像素单元行对应的所述栅线电连接，所述第二方向与所述第一方向垂直；除第一行以外的其它行所述像素单元，同一行所述像素单元的所述第一晶体管的所述栅极均与所述延伸部电连接，通过所述第二连接线与所述栅线电连接。在一种可能的实施方式中，所述连接线与所述栅线位于同一层。在一种可能的实施方式中，所述数据线分为第一类数据线和第二类数据线，所述第一类数据线与所述第二类数据线依次交叉排列，每相邻三条所述第一类数据线通过多路选择器与同一数据输入端电连接，每相邻三条所述第二类数据线通过多路选择器与同一数据输入端电连接；所述第一类数据线和所述第二类数据线在同一帧时间段内加载的数据信号的电极性相反。在一种可能的实施方式中，所述存储电容包括并联的第一子存储电容和第二子存储电容。本专利技术实施例还提供一种液晶显示装置，包括如本专利技术实施例提供的所述的阵列基板。本专利技术实施例还提供一种如本专利技术实施例提供的所述的阵列基板的驱动方法，所述驱动方法包括：对所述像素单元进行逐行扫描；在对所述存储电容写入与前帧数据信号的电极性相反的本帧数据信号之前，所述驱动电路导通所述存储电容的两端，以使所述存储电容的两端电荷中和。在一种可能的实施方式中，所述在对所述存储电容写入与前帧数据信号的电极性相反的本帧数据信号之前，所述驱动电路导通所述存储电容的两端，包括：在对上一行所述像素单元写入扫描信号的同时，当前行所述像素单元的所述驱动电路导通所述存储电容的两端。在一种可能的实施方式中，所述驱动方法还包括：在上一帧阶段，对当前列所述像素单元写入第一极性的数据信号，对相邻列所述像素单元写入第二极性的数据信号；在当前帧阶段，对所述当前列所述像素单元写入所述第二极性的数据信号，对相邻列所述像素单元写入所述第一极性的数据信号，所述第一极性与所述第二极性的电极性相反；或者，在上一帧阶段，对当前所述像素单元写入第一极性的数据信号，对相邻的所有所述像素单元写入第二极性的数据信号；在当前帧阶段，对所述当前所述像素单元写入所述第二极性的数据信号，对相邻的所有所述像素单元写入所述第一极性的数据信号，所述第一极性与所述第二极性的电极性相反。本专利技术实施例有益效果如下：本专利技术实施例提供的阵列基板，每一所述像素单元包括：存储电容，以及与所述存储电容电连接的驱动电路；所述驱动电路被配置为在对所述存储电容写入与前帧数据信号的电极性相反的本帧数据信号之前，导通所述存储电容的两端，以使所述存储电容的两端电荷中和，相比于通常的显示装置的列翻转驱动或点翻转驱动过程，其在两图像帧之间，每一像素单元在两帧之间的极性变化充电过程，都需经历由正到负(或由负到正)的过程，需要的充电时间和能量都有冗余浪费，而本专利技术实施例提供的阵列基板，在由前一帧转换为当前帧时，在对存储电容写入数据信号之前，通过驱动电路先将存储电容的两端导通，使存储电容的两端的电荷中和，进而，每一个像素单元在两帧之间极性变化的充电过程，仅需要需经历由0到负(或由0到正)的过程，其中正到0(或由负到0)的过程由电荷中和完成，无需充电能量和时间，有效减小了驱动IC在驱动整个屏幕时所耗的能量，降低了功耗。附图说明图1为本专利技术实施例提供的一种阵列基板的结构示意图；图2为本专利技术实施例提供的一种具体的阵列基板的结构示意图；图3为本专利技术实施例提供的一种数据线的分布结构示意图；图4为本专利技术实施例提供的一种阵列基板的驱动方法示意图；图5为本专利技术实施例提供的一种两帧之间的数据信号加载示意图。具体实施方式为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。为了保持本公开本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括：多个呈阵列分布的像素单元；每一所述像素单元包括：存储电容，以及与所述存储电容电连接的驱动电路；所述驱动电路被配置为在对所述存储电容写入与前帧数据信号的电极性相反的本帧数据信号之前，导通所述存储电容的两端，以使所述存储电容的两端电荷中和。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：多个呈阵列分布的像素单元；每一所述像素单元包括：存储电容，以及与所述存储电容电连接的驱动电路；所述驱动电路被配置为在对所述存储电容写入与前帧数据信号的电极性相反的本帧数据信号之前，导通所述存储电容的两端，以使所述存储电容的两端电荷中和。2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板包括：多条栅线和多条数据线；所述驱动电路包括：第一晶体管和第二晶体管；第一行所述像素单元的所述第一晶体管的栅极与扫描起始信号端电连接，源极与同一所述像素单元的所述存储电容的第一端电连接，漏极与同一所述像素单元的所述存储电容的第二端电连接；除第一行像素单元以外的其它行所述像素单元的所述第一晶体管的栅极与上一行所述像素单元对应的所述栅线电连接，源极与同一所述像素单元的所述存储电容的第一端电连接，漏极与同一所述像素单元的所述存储电容的第二端电连接；所述第二晶体管，栅极与同一所述像素单元对应的所述栅线电连接，源极与同一所述像素单元对应的所述数据线电连接，漏极与同一所述像素单元的所述存储电容的所述第一端电连接。3.如权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括：连接线，所述连接线包括：一条第一连接线和多条第二连接线；所述第一连接线沿第一方向延伸，与所述扫描起始信号端电连接；第一行所述像素单元的各所述第一晶体管的栅极均与所述第一连接线电连接，通过所述第一连接线与所述扫描起始信号端电连接；第二所述连接线包括：位于相邻行所述像素单元之间间隙处沿所述第一方向延伸的延伸部，以及沿第二方向延伸的连接部；所述连接部的一端与所述延伸部的一端电连接，所述连接部的另一端与上一行所述像素单元行对应的所述栅线电连接，所述第二方向与所述第一方向垂直；除第一行以外的其它行所述像素单元，同一行所述像素单元的所述第一晶体管的所述栅极均与所述延伸部电连接，通过所述第二连接线与所述栅线电连接。4.如权利要求3所述的阵列基板，其特...

【专利技术属性】
技术研发人员：赵晶，孙继刚，赵爽，苏旭，王磊，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京,11