【技术实现步骤摘要】
模数转换器中的时间交错滤波
该文件通常涉及但不限于集成电路，更具体地说，涉及模数转换器(ADC)电路。
技术介绍
典型的模数转换器(ADC)电路通过在ADC的输入端周期性地交换差分信号的正极性和负极性来切断输入模拟信号，以减少或消除模拟输入端的有效的DC电压偏置(例如电压偏移)。斩波通常是周期性的，具有固定和相等采样时间的非反相(斩波0)和反相(斩波1)。通过在每次开关反转结束时对两个先前的斩波阶段模数转换结果求和，可以取消通过ADC(斩波路径)的电压偏移贡献。这种求和通常作为Δ-∑ADC架构中的数字滤波的一部分来完成。斩波的结果是ADC内的滤波器的稳定时间可以增加(例如通常加倍)。斩波的进一步结果是，一旦滤波器已经稳定，有效的稳定吞吐量通常可以减小因子N，其中N表示数字滤波器的阶数，从而相应地降低ADC的有效数据吞吐量。专利技术概述本公开描述了用于增加滤波器电路的数据吞吐率的各种技术。例如，在一些方面，本专利技术描述了以非切换数据输出速率提供系统斩波数据输出的技术，但不限于滤波器，包括但不限于Sinc滤波器。如下面详细描述的，滤波器电路的每个级(例如，Sinc滤...
【技术保护点】
1.一种提高数字滤波器电路的数据吞吐率的方法，所述数字滤波器电路包括积分电路和微分电路中的一种或多种，其中每个积分电路和微分电路包括两个或多个被配置为存储数据的可选存储电路，该方法包括：选择所述积分电路或所述微分电路的可选存储电路中的第一个，并用存储在所述第二个可选择存储电路中第二个的参考数据预加载所述可选存储电路中的第一个用参考数据预加载所述滤波器电路的可选存储电路；在所述数字滤波器电路的输入端采样输入数据；将采样的输入数据与预加载的参考数据组合；和基于组合的采样的输入数据和预加载的参考数据产生滤波器输出。
【技术特征摘要】
2018.02.21 US 15/901,1771.一种提高数字滤波器电路的数据吞吐率的方法，所述数字滤波器电路包括积分电路和微分电路中的一种或多种，其中每个积分电路和微分电路包括两个或多个被配置为存储数据的可选存储电路，该方法包括：选择所述积分电路或所述微分电路的可选存储电路中的第一个，并用存储在所述第二个可选择存储电路中第二个的参考数据预加载所述可选存储电路中的第一个用参考数据预加载所述滤波器电路的可选存储电路；在所述数字滤波器电路的输入端采样输入数据；将采样的输入数据与预加载的参考数据组合；和基于组合的采样的输入数据和预加载的参考数据产生滤波器输出。2.权利要求1所述的方法，其中所述滤波器电路具有N个级，其中所述N个级与相应可选存储电路相关联，该方法还包括：使用与先前输入配置相关联的先前采样的输入数据确定参考数据，并将所述参考数据存储在与所述N个级相关联的相应可选存储电路中，其中选择所述积分电路或所述微分电路的可选存储电路中的第一个并用存储在所述第二个可选择存储电路中第二个的参考数据预加载所述可选存储电路中的第一个用参考数据预加载所述滤波器电路的可选存储电路包括：选择与所述N个级相关联的相应存储电路；和从所选存储电路中检索所述参考数据。3.权利要求2所述的方法，其中所述先前输入配置包括斩波阶段，并且其中使用与先前输入配置相关联的先前采样的输入数据确定参考数据并将所述参考数据存储在与所述N个级相关联的相应可选存储电路中还包括：将第一斩波阶段应用于所述采样的输入数据以产生第一斩波阶段输入数据；使用所述第一斩波阶段输入数据确定第一组参考数据，并将第一组的参考数据存储在与N个级相关联的相应第一存储电路中；将第二斩波阶段应用于所述采样的输入数据以产生第二斩波阶段输入数据；和使用所述第二斩波阶段输入数据确定第二组参考数据，并将第二组的参考数据存储在与N个级相关联的相应第二存储电路中。4.权利要求1所述的方法，其中在所述滤波器电路的输入端采样输入数据包括：应用第一输入通道选择以从多个输入通道的第一通道接收输入数据；将所述第一输入通道的输入数据存储在与所述第一输入通道相关联的相应存储电路中；应用第二输入通道选择以从第二输入通道接收输入数据；和将所述第二输入通道的输入数据存储在与所述第二通道相关联的相应存储电路中。5.权利要求4所述的方法，其中所述滤波器电路具有N个级，并且其中所述N个级与相应可选存储电路相关联，该方法还包括：将第一斩波阶段应用于第一输入通道采样的输入数据以产生所述第一输入通道的第一斩波0阶段输入数据；使用第一输入通道采样的斩波0阶段输入数据确定第一组参考数据，并将第一组参考数据存储在与N个级相关联的相应第一存储电路中；将第二斩波阶段应用于第二输入通道采样的输入数据以产生所述第一输入通道的斩波1阶段输入数据；和使用斩波1阶段输入数据确定第二组参考数据，并将第二组的参考数据存储在与N个级相关联的相应第二存储电路中。6.权利要求1所述的方法，其中所述滤波器电路具有N个级，其中所述滤波器的过采样率(OSR)为M，并且其中基于组合的采样的输入数据和预加载的参考数据产生滤波器输出包括：以速率为M将交替斩波阶段应用于所述采样的输入数据；以2x(NxM)基于组合的采样的输入数据和预加载的参考数据产生第一滤波器输出，该方法还包括：重复预加载、采样和组合以产生采样的输入数据和预加载的参考数据的另一种组合；和以每个后续M产生后续的滤波器输出。7.权利要求1所述的方法，其中所述滤波器电路具有N个级，其中所述滤波器的过采样率(OSR)为M，并且其中基于组合的采样的输入数据和预加载的参考数据产生滤波器输出包括：以速率为(NxM)将交替的第一斩波阶段应用于所述采样的输入数据；使用第三斩波的输入信号和预加载的第一组滤波器级数据以2x(NxM)产生第一斩波的滤波器输出，该方法还包括：以速率为M将交替的第二斩波阶段应用于所述采样的输入数据；重复预加载、采样和组合以产生采样的输入数据和预加载的参考数据的另一种组合；和使用另一斩波的输入信号和预加载的第二组滤波器级数据以后续M产生第二斩波的滤波器输出。8.权利要求1所述的方法，还包括：使用Δ-∑模数转换器在所述滤波器电路的输入端产生输入数据。9.一种用于增加滤波器的数据吞吐率的模数转换器(ADC)电路，所述ADC电路包括：数字滤波器电路，被配置为在输入端接收输入数据，所述数字滤波器电路包括N个滤波器级，其中所述N个滤波器级中的每个均包括积分电路和微分电路中的一种或多种，其中每个积分电路和微分电路包括两个或多个被配置为存储数据的可选存储电路；控制器电路，耦合到所述数字滤波器电路并被配置为：选择所述积分电路或所述微分电路的可选存储电路中的第一个，并用存储在所述第二个可选择存储电路中第二个的参考数据预加载所述可选存储电路中的第一个用参考数据预加载所述滤波器电路的可选存储电路；在所述数字滤波器电路的输入端采样输入数据；将采样的输入数据与预加载的参考数据组合；和基于组合的采样的输入数据和预加载的参考数据产生滤波器输出。10.权利要求9所述的ADC电路，其中所述控制器电路被配置为：使用与先前输入配置相关联的先前采样的输入数据确定参考数据，并将所述参考数据存储在与所述N个级相关联的相应可选存储电路中，和其中被配置为选择所述积分电路或所述微分电路的可选存储电路中的第一个并用存储在所述第二个可选择存储电路中第二个的参考数据预加载所述可选存储电路中的第一个用参考数据预加载滤波器电路的存储电路的控制器电路进一步被配置为：选择与所述N个级相关联的相应存储电路；和从所选存储电路中检索所述参考数据。11.权利要求10所述的ADC电路，其中所述先前输入配置包括斩波阶...
【专利技术属性】
技术研发人员：A·卡拉南，A·谢里，G·巴纳里，C·G·莱登，
申请(专利权)人：亚德诺半导体无限责任公司，
类型：发明
国别省市：百慕大群岛,BM
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。