一种高频逆变器低杂散电感回路设计方法技术

本发明专利技术属于高频逆变器技术领域，具体涉及一种高频逆变器低杂散电感回路设计方法。换流回路的主母排采用叠层结构，所述主母排包括正铜排和负铜排两层铜排，正铜排和负铜排的宽度、长度及厚度相同；根据所述主母排中铜排的宽度、长度以及两层铜排的间距对主母排杂散电感的影响，确定电感期望值下的主母排的尺寸规格；在所述主母排上设置吸收电容模块，用于抑制母排电感引起的电压尖峰，降低回路等效电感；吸收电容模块包括若干个并联设置的小电容，通过双脉冲测试电路的等效电路确定所述吸收电容模块中小电容的容值；基于Q3D和simplorer联合仿真，并通过改变吸收电容模块中小电容的数量或通过改变主母排的尺寸规格，获得符合最终电感期望值的功率回路。

A Design Method of Low Stray Inductance Circuit for High Frequency Inverter

【技术实现步骤摘要】
一种高频逆变器低杂散电感回路设计方法
本专利技术属于高频逆变器
，具体涉及一种高频逆变器低杂散电感回路设计方法。
技术介绍
逆变器被广泛应用于通讯、交通和电力等诸多领域，并且正在朝着高频率、高效率和小体积的方向发展。随着逆变器对体积和效率的要求提高，其工作频率必然要不断提高。更快的开关速度导致开关器件对杂散电感更加敏感，在开关过程中容易带来严重的问题，如电压应力，电磁干扰和额外的功率损耗等。因此高频逆变器对回路杂散参数的要求更加苛刻，尤其在大功率逆变器中，为了消除杂散电感所引起的电压过冲问题，必须尽量优化主回路的杂散参数。现有技术也是通过设计叠层母排，也有提出吸收电容，问题在于没有系统的母排设计原则与吸收电容选取和布局原则。高频逆变器中，开关速度快，电流变化率大，电流变化率和回路电感作用会产生电压过冲，影响功率器件正常使用。因此，目前对高频逆变器母排进行低感设计不系统，对开关管造成电压过冲较大是本领域技术人员亟待解决的问题。
技术实现思路
针对上述技术问题，本专利技术提供一种高频逆变器低杂散电感回路设计方法，换流回路的主母排采用叠层结构，利用镜像电流的耦合原理降低主母排的杂散电感；另外，在主母排上设置吸收电容模块，双管齐下，能够有效抑制开关管两端的电压过冲和电磁干扰。本专利技术是通过以下技术方案实现的：一种高频逆变器低杂散电感回路设计方法，所述方法包括：换流回路的主母排采用叠层结构，以利用镜像电流的耦合原理降低主母排的杂散电感；所述主母排包括正铜排和负铜排两层铜排，正铜排和负铜排的宽度、长度及厚度相同；根据所述主母排中铜排的宽度、长度以及两层铜排的间距对主母排电感的影响，确定电感期望值下的主母排的尺寸规格；在所述主母排上设置吸收电容模块，用于抑制母排电感引起的电压尖峰，降低回路等效电感；所述吸收电容模块包括若干个并联设置的小电容，通过双脉冲测试电路的等效电路确定所述吸收电容模块中小电容的容值；基于Q3D和simplorer联合仿真，并通过改变吸收电容模块中小电容的数量或通过改变主母排的尺寸规格，获得符合最终电感期望值的功率回路。进一步地，所述根据所述主母排中铜排的宽度、长度以及两层铜排的间距对主母排杂散电感的影响，确定电感期望值下的主母排的尺寸规格，具体为：(1)通过毕奥萨伐定律和安培环路定理得到母排杂散电感计算公式：式中，μ0为常数，μ0＝4π×10-7H/m，b为主母排中铜排的宽度，l为主母排中铜排的长度，D为主母排中两层铜排的间距；Lbb为叠层主母排的电感，即母排杂散电感；(2)根据实际布局，将主母排中铜排的宽度、长度以及两层铜排的间距中的一项作为限制条件，绘制(b,D,Lbb)、(D,l,Lbb)或者(b,l,Lbb)曲线图；(3)在所述(b,D,Lbb)、(D,l,Lbb)或者(b,l,Lbb)曲线图中绘制电感等值线，获得电感和(b,D)、(D,l)或(b,l)的关系式，确定电感期望值下主母排的尺寸规格；(4)通过Q3D做有限元仿真，提取母排电感，如果满足要求即完成设计，如不满足，则进入步骤(2)调整限制条件，重新进行设计。进一步地，所述通过双脉冲测试电路的等效电路确定所述吸收电容模块中小电容的容值，具体为：在双脉冲测试电路的等效电路中，母排杂散电感Lbb包括Lbb1和Lbb2两部分，Lbb＝Lbb1+Lbb2；在SiCMOSFET开关功率器件关断后，母排杂散电感Lbb与吸收电容模块产生谐振，Lbb中储存的能量向吸收电容模块转移；母排杂散电感释放的能量EL为：式中，Ioff为开关器件关断时刻瞬态电流；根据电容储能公式，得到吸收电容模块中所有电容储存总能量为：电容吸收能量大于等于电感释放能量，得到吸收电容模块中每一个所述小电容的电容容量C1满足：N为吸收电容模块中所有并联小电容的个数，Ioff为开关功率器件关断时刻瞬态电流值，Lbb为母排杂散电感值，△U1为母排杂散电感引起的尖峰电压值。进一步地，基于Q3D和simplorer联合仿真，并通过改变吸收电容模块中小电容的数量或通过改变主母排的尺寸规格，获得符合最终电感期望值的功率回路，具体为：(1)基于Q3D和simplorer联合仿真，建立仿真平台；(2)测量回路中电路变化率di/dt和电压尖峰△Uds；(3)计算回路杂散电感：Lloop＝△Uds/(di/dt)；(4)判断回路杂散电感是否符合最终电感期望值；如果符合，确定母排的设计方案；如果不符合，通过改变吸收电容模块中小电容的数量或改变主母排的尺寸规格，返回步骤(1)，直至回路杂散电感符合最终电感期望值。进一步地，所述正铜排和所述负铜排叠层放置，在两层铜排的中间以及两侧铺设绝缘材料；所述吸收电容模块中并联设置的小电容的数量为3-6个。本专利技术的有益技术效果：回路电感包括母排电感和其他部分电感，本专利技术中母排设计方法能够直接降低母排杂散电感Lbb，能够控制母排电感小于20nH；另外，在主母排上设置吸收电容模块，吸收电容抑制母排电感Lbb和源极电感LS引起的电压尖峰，降低回路等效电感Lloop，吸收电容并联降低吸收电容寄生电感Lsnub，双管齐下，能够有效抑制开关管两端的电压过冲和电磁干扰。附图说明图1为本专利技术实施例中具有叠层结构的主母排；图2为本专利技术实施例中优化设计后母排结构示意图；图3为本专利技术实施例中确定电感期望值下的主母排的尺寸规格的流程图；图4为本专利技术实施例中电感与主母排中铜排的宽度、长度(b,l,Lbb)曲线图；图5为本专利技术实施例中电感与主母排中铜排的宽度、两层铜排的间距(b,D,Lbb)曲线图；图6为本专利技术实施例中电感与主母排中铜排的长度、两层铜排的间距(D,l,Lbb)曲线图；图7为本专利技术实施例中主母排叠层结构示意图；图8为本专利技术实施例中搭建的双脉冲测试电路图；图9为本专利技术实施例中双脉冲测试电路的等效电路图；图10为本专利技术实施例中基于Q3D和simplorer联合仿真，获得符合最终电感期望值的母排流程图；图11为本专利技术实施例中测试系统框图；附图标记：1.第一竖直部；2.水平部；3.第二竖直部；4.小电容；5.开关功率器件接口；6.第一组电容接口；7.第二组电容接口；8.母线支撑电容接口。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细描述。应当理解，此处所描述的具体实施例仅仅用于解释本专利技术，并不用于限定本专利技术。相反，本专利技术涵盖任何由权利要求定义的在本专利技术的精髓和范围上做的替代、修改、等效方法以及方案。进一步，为了使公众对本专利技术有更好的了解，在下文对本专利技术的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本专利技术。本专利技术提供一种高频逆变器低杂散电感回路设计方法实施例，所述方法包括：换流回路的主母排采用叠层结构，以利用镜像电流的耦合原理降低主母排的杂散电感；所述主母排包括正铜排和负铜排两层铜排，正铜排和负铜排的宽度、长度及厚度相同；根据所述主母排中铜排的宽度、长度以及两层铜排的间距对主母排电感的影响，确定电感期望值下的主母排的尺寸规格；在所述主母排上设置吸收电容模块，用于抑制母排电感引起的电压尖峰，降低回路等效电感；所述吸收电容模块包括若干个并联设置的小电容，通过双脉冲测试电路的等本文档来自技高网...

【技术保护点】
1.一种高频逆变器低杂散电感回路设计方法，其特征在于，所述方法包括：换流回路的主母排采用叠层结构，以利用镜像电流的耦合原理降低主母排的杂散电感；所述主母排包括正铜排和负铜排两层铜排，正铜排和负铜排的宽度、长度及厚度相同；根据所述主母排中铜排的宽度、长度以及两层铜排的间距对主母排电感的影响，确定电感期望值下的主母排的尺寸规格；在所述主母排上设置吸收电容模块，用于抑制母排电感引起的电压尖峰，降低回路等效电感；所述吸收电容模块包括若干个并联设置的小电容，通过双脉冲测试电路的等效电路确定所述吸收电容模块中小电容的容值；基于Q3D和simplorer联合仿真，并通过改变吸收电容模块中小电容的数量或通过改变主母排的尺寸规格，获得符合最终电感期望值的功率回路。

【技术特征摘要】
1.一种高频逆变器低杂散电感回路设计方法，其特征在于，所述方法包括：换流回路的主母排采用叠层结构，以利用镜像电流的耦合原理降低主母排的杂散电感；所述主母排包括正铜排和负铜排两层铜排，正铜排和负铜排的宽度、长度及厚度相同；根据所述主母排中铜排的宽度、长度以及两层铜排的间距对主母排电感的影响，确定电感期望值下的主母排的尺寸规格；在所述主母排上设置吸收电容模块，用于抑制母排电感引起的电压尖峰，降低回路等效电感；所述吸收电容模块包括若干个并联设置的小电容，通过双脉冲测试电路的等效电路确定所述吸收电容模块中小电容的容值；基于Q3D和simplorer联合仿真，并通过改变吸收电容模块中小电容的数量或通过改变主母排的尺寸规格，获得符合最终电感期望值的功率回路。2.根据权利要求1所述一种高频逆变器低杂散电感回路设计方法，其特征在于，所述根据所述主母排中铜排的宽度、长度以及两层铜排的间距对主母排杂散电感的影响，确定电感期望值下的主母排的尺寸规格，具体为：(1)通过毕奥萨伐定律和安培环路定理得到母排杂散电感计算公式：式中，μ0为常数，μ0＝4π×10-7H/m，b为主母排中铜排的宽度，l为主母排中铜排的长度，D为主母排中两层铜排的间距；Lbb为叠层主母排的电感，即母排杂散电感；(2)根据实际布局，将主母排中铜排的宽度、长度以及两层铜排的间距中的一项作为限制条件，绘制(b,D,Lbb)、(D,l,Lbb)或者(b,l,Lbb)曲线图；(3)在所述(b,D,Lbb)、(D,l,Lbb)或者(b,l,Lbb)曲线图中绘制电感等值线，获得电感和(b,D)、(D,l)或(b,l)的关系式，确定电感期望值下主母排的尺寸规格；(4)通过Q3D做有限元仿真，提取母排电感，如果满足要求即完成设计，如不满足，则进入步骤(2)调整限制条件，重新进...

【专利技术属性】
技术研发人员：刁利军，刘博，李伟杰，顾诚博，刁利坚，梅伟耀，张艳，
申请(专利权)人：北京交通大学，北京同力智达科技有限公司，
类型：发明
国别省市：北京,11