阵列基板及其制造方法、显示面板技术

本申请提供一种阵列基板及其制造方法、显示面板，通过使栅极扫描线和遮光导电层电性连接，以使栅极扫描线的宽度相对于传统技术基本不变以保证显示面板的开口率的同时，用于传输扫描电信号的导线的阻抗减小，从而使得显示面板的驱动功耗减小，提高像素充放电的相应速度。

Array Substrate and Its Manufacturing Method and Display Panel

【技术实现步骤摘要】
阵列基板及其制造方法、显示面板
本申请涉及显示
，尤其涉及一种阵列基板及其制造方法、显示面板。
技术介绍
低温多晶硅薄膜晶体管(LowTemperaturePolySiliconThinFilmTransistor，LTPS-TFT)具有制备温度低、载流子迁移率高以及器件尺寸小等突出优点，是发展低功耗以及高集成度显示面板的关键技术。基于矩阵显示逐行扫描的原理，当逐行扫描的栅极扫描线电压低于TFT的阈值电压时，TFT的导电沟道处于截断状态，此时像素电路处于关态；当逐行扫描的栅极扫描线电压高于TFT阈值电压时，TFT导电沟道处于导通状态，由源极接入的信息电压将加载到像素(漏极)电容和存储电容上，像素电路处于开态；扫描完成后像素行TFT全部关闭，已经写入的信息电压保持不变，直到下一帧扫描到时再重新写入信息。栅极扫描线金属阻抗决定了驱动电路的功耗大小和像素充放电响应速度。在实际生产过程中，为保证液晶显示面板(LiquidCrystalDisplay，LCD)的开口率，栅极扫描线金属线宽一般设计较小，导致金属阻抗较大，LCD驱动功耗的显著增加。因此，有必要提出一种技术方案以解决扫描金属线的阻抗较大导致LCD的驱动功耗增加的问题。
技术实现思路
本申请的目的在于提供一种阵列基板及其制造方法、显示面板，该阵列基板的栅极扫描线和遮光导电层电性连接，使得阵列基板具有高开口率的同时，显示面板工作时驱动功耗减小。为实现上述目的，技术方案如下：一种阵列基板，所述阵列基板包括：一衬底；形成于所述衬底上的遮光导电层；覆盖所述衬底和所述遮光导电层的缓冲层；形成于所述缓冲层上的沟道层；覆盖所述缓冲层和所述沟道层的第一绝缘层；形成于所述第一绝缘层上且位于所述遮光导电层正上方的多条栅极扫描线；其中，所述栅极扫描线和所述遮光导电层电性连接。在上述阵列基板中，所述遮光导电层包括多条遮光导电线，每条所述遮光导电线与每条所述栅极扫描线一对一地通过贯穿所述缓冲层和所述第一绝缘层的至少两个过孔电性连接。在上述阵列基板中，每条所述栅极扫描线在所述衬底上的正投影和对应与所述栅极扫描线电性连接的每条所述遮光导电线在所述衬底上的正投影重合。在上述阵列基板中，所述过孔沿第一方向的尺寸大于所述栅极扫描线的宽度，所述第一方向为垂直于所述栅极扫描线的方向。在上述阵列基板中，所述沟道层包括多个阵列排布的叉指半导体构件，每个所述叉指半导体构件相对的两侧均分别设置有至少一所述过孔。一种阵列基板的制造方法，所述制造方法包括如下步骤：提供一衬底；于所述衬底上形成遮光导电层；形成覆盖所述衬底和所述遮光导电层的缓冲层；于所述缓冲层上形成沟道层；形成覆盖所述缓冲层和所述沟道层的第一绝缘层；于所述第一绝缘层上形成多个栅极扫描线，多条所述栅极扫描线位于所述遮光导电层的正上方；其中，所述栅极扫描线和所述遮光导电层电性连接。在上述阵列基板的制造方法中，所述遮光导电层包括多条遮光导电线，每条所述遮光导电线与每条所述栅极扫描线一对一地通过贯穿所述缓冲层和所述第一绝缘层的至少两个过孔电性连接。在上述阵列基板的制造方法中，每条所述栅极扫描线在所述衬底上的正投影和对应与所述栅极扫描线电性连接的每条所述遮光导电线在所述衬底上的正投影重合。在上述阵列基板的制造方法中，所述过孔沿第一方向的尺寸大于所述栅极扫描线的宽度，所述第一方向为垂直于所述栅极扫描线的方向。一种显示面板，所述显示面板包括上述阵列基板。有益效果：本申请提供一种阵列基板及其制造方法、显示面板，通过使栅极扫描线和遮光导电层电性连接，以使栅极扫描线的宽度相对于传统技术基本不变以保证显示面板的开口率的同时，用于传输扫描电信号的导线阻抗减小，从而使得显示面板驱动功耗减小，提高像素充放电的相应速度。附图说明图1为本申请第一实施例阵列基板的平面示意图；图2为沿图1所示阵列基板A-A切线的截面示意图；图3为本申请第二实施例阵列基板的平面示意图；图4为沿图3所示阵列基板A-A切线的截面示意图；图5为本申请第一实施例阵列基板的制造方法的流程图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。请参阅图1和图2，图1为本申请第一实施例阵列基板的平面示意图，图2为沿图1所示阵列基板A-A切线的截面示意图。阵列基板100为薄膜晶体管阵列基板，即多个薄膜晶体管(未示出)阵列分布地设置于衬底10上。阵列基板100包括衬底10、遮光导电层11、缓冲层12、沟道层13、第一绝缘层14、栅极扫描线15以及过孔16。衬底10可以玻璃基板，也可以为柔性基板。遮光导电层11一方面用于避免背光照射至沟道层13的沟道1311上，从而避免沟道1311出现光生漏电流的问题。遮光导电层11形成于衬底10上，遮光导电层11包括多条遮光导电线111，多条遮光导电线111平行排列。每条遮光导电线111的宽度D1比沟道层13中每个叉指半导体构件131的沟道1311的宽度d大以避免背光照射到沟道1311上。栅极扫描线15和遮光导电层11电性连接，以使遮光导电层11还用于传导扫描电信号。具体，每条遮光导电线111与每条栅极扫描线15一对一地通过贯穿缓冲层12和第一绝缘层14的至少两个过孔16电性连接。遮光导电层11的制备材料为钼、铝、钛以及铜中的至少一种。遮光导电层11的制备材料11和栅极扫描线15的制备材料相同。缓冲层12用于防止衬底10中的金属离子(铝、钡以及钠等)在热工艺中扩散到沟道层13中的沟道1311中而影响薄膜晶体管的电性能。缓冲层12覆盖衬底10和遮光导电层11。缓冲层12为覆盖遮光导电层11和衬底10的氧化硅层和氮化硅层，氮化硅层位于靠近衬底10的一侧。缓冲层12的厚度为3000埃-4000埃。缓冲层12是通过化学气相沉积制备得到。沟道层13形成于缓冲层12上。沟道层13包括多个阵列排布的叉指半导体构件131。多个叉指半导体构件131位于多条遮光导电线111的上方。多个叉指半导体构件131分为多行排列，每个叉指半导体构件131为叉指型，每个叉指半导体构件131具有同行的两个沟道1311，以降低薄膜晶体管处于关态时的漏电流。每个叉指半导体构件131具有一个源极接触区和一个漏极接触区，以分别用于与源电极(未示出)和漏电极(未示出)电性接触。沟道层13的制备材料为多晶硅。沟道层13的制备材料也可以为金属氧化物半导体或单晶硅中的一种。沟道层13是利用化学气相沉积形成整面的非晶硅，再通过准分子激光退火工艺使非晶硅转化为多晶硅，再经过黄光制程以使得多晶硅图案化以形成多个阵列排布的叉指半导体构件。第一绝缘层14为栅极绝缘层。第一绝缘层14覆盖缓冲层12和沟道层13。第一绝缘层14为氮化硅层。可以理解的是，第一绝缘层14也可以为氧化硅层或氧化硅和氮化硅的叠层。第一绝缘层14的厚度为1000埃-1500埃。第一绝缘层14是通过化学气相沉积制备得到。栅极扫描线15用于传输扫描电信号以控制薄膜晶体管的工作状态。栅极扫描线15形成于第一绝缘层14上且位于遮光导电层11正上方。栅本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，所述阵列基板包括：一衬底；形成于所述衬底上的遮光导电层；覆盖所述衬底和所述遮光导电层的缓冲层；形成于所述缓冲层上的沟道层；覆盖所述缓冲层和所述沟道层的第一绝缘层；形成于所述第一绝缘层上且位于所述遮光导电层正上方的多条栅极扫描线；其中，所述栅极扫描线和所述遮光导电层电性连接。

【技术特征摘要】
1.一种阵列基板，其特征在于，所述阵列基板包括：一衬底；形成于所述衬底上的遮光导电层；覆盖所述衬底和所述遮光导电层的缓冲层；形成于所述缓冲层上的沟道层；覆盖所述缓冲层和所述沟道层的第一绝缘层；形成于所述第一绝缘层上且位于所述遮光导电层正上方的多条栅极扫描线；其中，所述栅极扫描线和所述遮光导电层电性连接。2.根据权利要求1所述阵列基板，其特征在于，所述遮光导电层包括多条遮光导电线，每条所述遮光导电线与每条所述栅极扫描线一对一地通过贯穿所述缓冲层和所述第一绝缘层的至少两个过孔电性连接。3.根据权利要求2所述的阵列基板，其特征在于，每条所述栅极扫描线在所述衬底上的正投影和对应与所述栅极扫描线电性连接的每条所述遮光导电线在所述衬底上的正投影重合。4.根据权利要求2所述的阵列基板，其特征在于，所述过孔沿第一方向的尺寸大于所述栅极扫描线的宽度，所述第一方向为垂直于所述栅极扫描线的方向。5.根据权利要求2所述的阵列基板，其特征在于，所述沟道层包括多个阵列排布的叉指半导体构件，每个所述叉指半导体构件相对的两侧均分别设置有至少一所述过孔。6....

【专利技术属性】
技术研发人员：聂晓辉，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42