交织方法和交织装置制造方法及图纸

本申请提供了一种交织方法，能够在不增加交织复杂度的情况下，提升交织设备的随机交织性。该方法包括：根据所述N个第一比特序列，生成第一交织矩阵，所述第一矩阵为l×l，

Interleaving Method and Interleaving Device

【技术实现步骤摘要】
交织方法和交织装置
本申请涉及信道编码领域，尤其涉及一种交织方法和交织装置。
技术介绍
数字通信系统通常采用信道编码提高数据传输的可靠性，其中，一些信道编码采用了交织技术，以进一步提升数据传输过程中的抗干扰性能。在许多同时出现随机错误和突发错误的复合信道上，如果发生一个错误，往往会波及一串数据，导致突发错误超过信道纠错能力，纠错能力下降。而如果首先把突发错误离散成随机错误，再进行随机错误纠错，则系统的抗干扰性能将进一步得到提高。现阶段，根据交织方法的不同，交织方法主要分为随机交织和行列交织。随机交织在离线计算循环移位序列时，需要存储置换序列供交织和解交织使用，在码长较长的情况下，随机交织所需的存储资源非常大，甚至不可接受。而行列交织对于所及错误的纠错能力较弱，纠错性能较差。
技术实现思路
本申请提供一种交织方法和交织装置，可以在不增加交织复杂度的情况下提升纠错性能。第一方面，本申请提供一种交织方法，该方法包括：获得N个第一比特序列，所述N为整数；根据所述N个第一比特序列，生成第一交织矩阵，所述第一矩阵为l×l，表示向上取整；根据第一循环移位序列对所述第一矩阵进行第一循环移位，获得第二矩阵，其中，所述第一循环移位序列包括J个比特，J≥2且为整数；根据第二循环移位序列对所述第二矩阵进行第二循环移位，获得第三矩阵，其中，所述第二循环移位序列包括S个比特，S≥2且为整数；根据所述第三矩阵，获得N个第二比特序列；输出所述第二比特序列。本申请实施例的交织方法，与随机交织相比，交织复杂度低，但是交织性能却与随机交织性能相当甚至更优。因此，在不增加交织复杂度的情况下可以提升纠错性能。结合第一方面，在第一方面的某些实现方式中，所述方法还包括：根据所述一循环移位序列，生成所述第二循环移位序列。结合第一方面，在第一方面的某些实现方式中，在第二方面的实现方式中，所述方法具体包括：所述第二循环移位序列包括的比特值为所述第一循环移位序列对应的比特值的倍数或者分数，或者所述所述第二循环移位序列通过对所述第一循环移位序列进行顺序变换获得。结合第一方面，在第一方面的某些实现方式中，在第三方面的实现方式中，所述方法具体包括：从所述J个第一循环移位序列中截取S个循环移位序列，作为所述第二循环移位序列；所截取方式包括下面的任意一种组合：按照比特的先后顺序从后向前截取S个的比特、按照比特的先后顺序从前向后截取S个的比特，或者按照比特的先后顺序，从后向前截取S1个的比特以及按照比特的先后顺序，从前向后截取S2个的比特，其中，S1+S2＝S，S1为整数，S2为整数。结合第一方面，在第一方面的某些实现方式中，在第四方面的实现方式中，所述方法具体包括：从所述J个第一循环移位序列中截取S个循环移位序列，所截取方式包括下面的任意一种组合：按照比特的先后顺序从后向前截取S个循环移位序列、按照比特的先后顺序从前向后截取S个循环移位序列；对所述截取的S个循环移位序列进行顺序变换，将顺序变换后的S个循环移位序列作为第二循环移位序列。结合第一方面，在第一方面的某些实现方式中，在第五方面的实现方式中，所述方法具体包括：所述第一循环移位序列与所述第二循环移位序列可以从预先配置的L个最长循环移位序列中获取，所述J小于L，所述S小于L，所述L为整数。本申请实施例的交织方法，与随机交织相比，交织复杂度低，但是交织性能却与随机交织性能相当甚至更优。因此，在不增加交织复杂度的情况下可以提升纠错性能。第二方面，提供了一种交织装置，用于执行第一方面、第一方面的任意可能的实现方式中的方法。具体地，该装置包括执行第一方面或第一方面的任意可能的实现方式中的方法的单元。第三方面，本申请提供一种交织设备，所述交织设备包括：一个或多个处理器，一个或多个存储器，一个或多个收发器(每个收发器包括发射机和接收机)。收发器用于通过天线收发信号。存储器用于存储计算机程序指令(或者说，代码)。处理器用于执行存储器中存储的指令，当指令被执行时，处理器执行第一方面或第一方面的任意可能的实现方式中的方法。第四方面，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述第一方面或第一方面的任意可能的实现方式中的方法。第五方面，本申请提供一种芯片(或者说，芯片系统)，包括存储器和处理器，存储器用于存储计算机程序，处理器用于从存储器中调用并运行该计算机程序，使得安装有该芯片的通信设备执行上述第一方面及其任意一种可能的实现方式中的方法。第六方面，本申请提供一种计算机程序产品，所述计算机程序产品包括：计算机程序代码，当所述计算机程序代码在计算机上运行时，使得计算机执行上述第一方面及其任意一种可能的实现方式中的方法。第七方面，本申请提供一种编码装置，该编码装置具有实现上述第一方面及其第一方面任意一种可能的实现方式中的方法的功能。这些功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。此外，该编码装置还应具有和编码相关的性能，例如，编码、速率匹配等。在一个可能的设计中，当这些功能的部分或全部通过硬件实现时，编码装置包括：输入接口电路，用于获得N个第一比特序列，所述N为整数；逻辑电路，用于执行上述第一方面及其第一方面的任意一种可能的设计中的交织方法；输出接口电路，用于输出第二比特序列。可选的，编码装置可以是芯片或者集成电路。在一个可能的设计中，当这些功能的部分或全部通过软件实现时，编码装置包括：存储器，用于存储计算机程序；处理器，用于执行所述存储器存储的计算机程序，当所述计算机程序被执行时，编码装置可以实现上述第一方面及其第一方面的任意一种可能的设计中所述的交织方法。在一个可能的设计中，当这些功能的部分或全部通过软件实现时，编码装置包括处理器，用于存储计算机程序的存储器位于编码装置之外，处理器通过电路/电线与存储器连接，用于读取并执行所述存储器中存储的计算机程序。可选的，上述存储器可以是物理上独立的单元，也可以与处理器集成在一起。需要说明的是，本申请实施了中描述的交织方法是由数据和/或信息的交织设备来执行的。在数据和/或信息的接收端，需要对接收到的比特序列进行解交织。本领域技术人员公知，解交织是交织的逆过程。在上述第一方面及其任意一种可能的实现方式中描述的交织方法的基础上，本领域技术人员容易得到解交织的方法，本文中不作详述。此外，本申请提供一种解交织的装置，具体地，解交织的装置包括执行解交织的方法的单元。此外，本申请还提供一种解交织的设备，该设备包括一个或多个处理器，一个或多个存储器，一个或多个收发器(收发器包括发射机和接收机)。发射机或接收机通过天线收发信号。存储器用于存储计算机程序指令(或者，代码)。处理器用于执行存储器中存储的指令，当指令被执行时，处理器执行解交织的方法。此外，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有计算机指令，当其在计算机上运行时，使得计算机执行解交织的方法。本申请还提供一种计算机程序产品，该计算机程序产品包括：计算机程序代码，当该计算机程序代码在计算机上运行时，使得计算机执行解交织的方法。本申请还提供一种芯片(或者说，芯片系统)，包括存储器和处理器，存储器用于存本文档来自技高网...

【技术保护点】
1.一种交织方法，其特征在于，包括：获得N个第一比特序列，所述N为整数；根据所述N个第一比特序列，生成第一交织矩阵，所述第一矩阵为l×l，

【技术特征摘要】
1.一种交织方法，其特征在于，包括：获得N个第一比特序列，所述N为整数；根据所述N个第一比特序列，生成第一交织矩阵，所述第一矩阵为l×l，表示向上取整；根据第一循环移位序列对所述第一矩阵进行第一循环移位，获得第二矩阵，其中，所述第一循环移位序列包括J个比特，J≥2且为整数；根据第二循环移位序列对所述第二矩阵进行第二循环移位，获得第三矩阵，其中，所述第二循环移位序列包括S个比特，S≥2且为整数；根据所述第三矩阵，获得N个第二比特序列；输出所述第二比特序列。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：根据所述一循环移位序列，生成所述第二循环移位序列。3.根据权利要求2所述的方法，其特征在于，所述方法具体包括：所述第二循环移位序列包括的比特值为所述第一循环移位序列对应的比特值的倍数或者分数，或者所述所述第二循环移位序列通过对所述第一循环移位序列进行顺序变换获得。4.根据权利要求2所述的方法，其特征在于，所述方法具体包括：从所述J个第一循环移位序列中截取S个循环移位序列，作为所述第二循环移位序列；所截取方式包括下面的任意一种组合：按照比特的先后顺序，从后向前截取S个的比特、按照比特的先后顺序，从前向后截取S个的比特，或者，按照比特的先后顺序，从后向前截取S1个的比特以及按照比特的先后顺序，从前向后截取S2个的比特，其中，S1+S2＝S，S1为整数，S2为整数，或者按照比特的先后顺序，从后向前截取S1个的比特以及按照比特的先后顺序，从前向后截取S2个的比特，其中，S1+S2＝S，S1为整数，S2为整数。5.根据权利要求2所述的方法，其特征在于，所述方法具体包括：从所述J个第一循环移位序列中截取S个循环移位序列，所截取方式包括下面的任意一种组合：按照比特的先后顺序从后向前截取S个循环移位序列、按照比特的先后顺序从前向后截取S个循环移位序列；对所述截取的S个循环移位序列进行顺序变换，将顺序变换后的S个循环移位序列作为第二循环移位序列。6.根据权利要求1所述的方法，其特征在于，所述第一循环移位序列与所述第二循环移位序列可以从预先配置的L个最长循环移位序列中获取，所述J小于L，所述S小于L，所述L为整数。7.一种交织装置，其特征在于，包括：输入接口电路，用于获得N个第一比特序列，所述N为整数；逻辑电路，用于根据所述N个第一比特序列，生成第一交织矩阵，所述第一矩阵为l×l，表示向上取整；根据第一循环移位序列对所述第一矩阵进行第一循环移位，获得第二矩阵，其中，所述第一循环移位序列包括J个比特，J≥2且为整数；根据第二循环移位序列对所述第二矩阵进行第二循环移位，获得第三矩阵，其中，所述第二循环移位序列包括S个比特，S≥2且为整数；根据所述第三矩阵，获得N个第二比特序列；输出接口电路，用于输出所述第二比特序列。8.根据权利要求7所述的装置，其特征在于，所述逻辑电路还用于，根据所述一循环移位序列，生成所述第二循环移位序列。9.根据权利要求8所述的装置，其特征在于，所述逻辑电路具体用于，所述第二循环移位序列包括的比特值为所述第一循环移位序列对应的比特值的倍数或者分数，或者所述所述第二循环移位序列通过对所述第一循环移位序列进行顺序变换获得。10.根据权利要求8所述的装置，其特征在于，所述逻辑电路具体用于，从所述J个第一循环移位序列中截取S个循环移位序列，作为所述第二循环移位序列；所截取方式包括下面的任意一种组合：按照比特的先后顺序从后向前截取S个的比特、按照比特的先后顺序从前向后截取S个的比特，或者，按照比特的先后顺序，从后向前截取S1个的比特以及按照比特的先后顺序，从前向后截取S2个的比特，其中，S1+S2＝S，S1为整数，S2为整数。11.根据权利要求8所述的装置，其特征在于，所述逻辑电路具体用于，从所述J个第一循环移位序列中截取S个循环移位序列，所截取方式包括下面的任意一种组合：按照比特的先后顺序从后向前截取S个循环移位序列、按照比特的先后顺序从前向后截取S个循环移位序列；对所述截取的S个循环移位序列进行顺序变换，将顺序变换后的S个循环移位序列作为第二循环移位序列。12.根据权利要求8所述的装置，其特征在于，所述逻辑电路具体用于，从预先配置的L个最长循环移位序列中获取所述第一循环移位序列；以及从预先配置的L个最长循环移位序列中获取所述第二循环移...

【专利技术属性】
技术研发人员：刘荣科，冯宝平，王桂杰，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44