移位寄存器单元及其驱动方法、栅极驱动电路技术

本发明专利技术属于显示技术领域，具体涉及移位寄存器单元及其驱动方法、栅极驱动电路。该移位寄存器单元中：输入模块用于在第一时钟信号端的第一时钟信号的控制下将输入信号输出至上拉节点；输出模块用于在上拉节点的电位的控制下，将第二时钟信号端的第二时钟信号输出至输出端；复位模块用于在下拉节点的电位的控制下，复位上拉节点和输出端的电位；复位控制模块用于控制下拉节点的电位，以复位上拉节点和输出端的电位至第一电平信号。该移位寄存器单元及其相应的驱动方法，通过自身电路结构实现自复位，不需要下一个移位寄存器单元给上一个移位寄存器单元复位信号，功耗低，信号线数量少，简化电路结构和布局布线，利于窄边框设计。

Shift Register Unit and Its Driving Method and Gate Driving Circuit

【技术实现步骤摘要】
移位寄存器单元及其驱动方法、栅极驱动电路
本专利技术属于显示
，具体涉及一种移位寄存器单元及其驱动方法、栅极驱动电路。
技术介绍
目前的显示市场由平板显示占据，常见的平板显示装置以LCD(LiquidCrystalDisplay：液晶显示装置)、OLED(OrganicLightEmittingDiode:有机发光二极管)显示装置为代表。在平板显示装置中，各像素通过移位寄存器(ShiftRegister)逐行或隔行驱动。每一行像素由一个移位寄存器单元进行驱动，多行移位寄存器单元构成栅极驱动电路。每一移位寄存器单元均包括多个薄膜晶体管(ThinFilmTransistor：简称TFT)或存储电容(StorageCapacitor，简称Cs)。目前的栅极驱动电路多采用GOA(GatedriverOnArray)技术，即在基板上集成薄膜晶体管组成的栅极驱动电路，由于GOA技术具有降低成本、提升模组工艺产量等优点，因此得到越来越广泛的应用。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中上述不足，提供一种移位寄存器单元及其驱动方法、栅极驱动电路及其驱动方法和显示基板，该移位寄存器单元通过自身电路结构实现自复位，不需要下一个移位寄存器单元给上一个移位寄存器单元复位信号，功耗低，信号线数量少，简化电路结构和布局布线，利于窄边框设计。解决本专利技术技术问题所采用的技术方案是该移位寄存器单元，包括输入模块、输出模块、复位模块和复位控制模块，其中：所述输入模块，连接所述输出模块、输入信号端和第一时钟信号端，用于在所述第一时钟信号端的第一时钟信号的控制下将输入信号输出至上拉节点；所述输出模块，连接输出端和第二时钟信号端，用于在上拉节点的电位的控制下，将所述第二时钟信号端的第二时钟信号输出至所述输出端；所述复位模块，连接所述输出端、下拉节点、上拉节点和第一电平信号端，用于在下拉节点的电位的控制下，复位所述上拉节点和所述输出端的电位；所述复位控制模块，分别连接所述下拉节点、输入信号端、所述第一时钟信号端和所述第一电平信号端，用于控制下拉节点的电位，以复位所述上拉节点和所述输出端的电位至第一电平信号。优选的是，所述输入模块包括第一晶体管和第二晶体管，其中：所述第一晶体管，其控制极和第一极与所述输入信号端连接，其第二极与所述第二晶体管的第一极连接；所述第二晶体管，其控制极与第一时钟信号端连接，其第二极与所述上拉节点连接。优选的是，所述输出模块包括第三晶体管和第一电容，其中：所述第三晶体管，其控制极与所述上拉节点连接，其第一极与所述第二时钟信号端连接，其第二极与输出端连接，所述第一电容，其第一端与所述第三晶体管的控制极连接，其第二端与所述第三晶体管的第二极连接。优选的是，所述复位模块包括第四晶体管和第七晶体管，其中：所述第四晶体管，其控制极与所述下拉节点连接，其第一极与所述输出端连接，其第二极与所述第一电平信号端连接；所述第七晶体管，其控制极与所述下拉节点连接，其第一极与所述上拉节点连接，其第二极与所述第一电平信号端连接。优选的是，所述复位控制模块包括第五晶体管、第六晶体管和第二电容，其中：所述第五晶体管，其控制极和第一极与所述第一时钟信号端连接，其第二极与所述下拉节点连接；所述第六晶体管，其控制极与所述输入信号端连接，其第一极与所述第五晶体管的第二极连接，其第二极与所述第一电平信号端连接；所述第二电容，其第一端与所述第六晶体管的第一极连接，其第二端与所述第六晶体管的第二极连接。一种上述的移位寄存器单元的驱动方法，包括：在第一时钟信号和输入信号的控制下，通过输入模块将输入信号输出至上拉节点；在上拉节点的电位的控制下，通过输出模块将第二时钟信号输出至所述输出端；在所述第一时钟信号的控制下，控制所述下拉节点的电位，在所述下拉节点的电位的控制下，通过复位模块复位上拉节点和输出端的电位；在第一时钟信号和输入信号的控制下，控制下拉节点的电位，通过复位控制模块复位上拉节点和输出端的电位至第一电平信号。优选的是，所述第一时钟信号和所述第二时钟信号为互补脉冲信号。优选的是，前一级所述移位寄存器单元的输出信号为本级所述移位寄存器单元的所述输入模块和所述复位模块的输入信号。一种栅极驱动电路，包括上述移位寄存器单元，多级所述移位寄存器单元级联连接。优选的是，前一级所述移位寄存器单元的输出端与本级所述移位寄存器单元的所述输入模块和所述复位模块连接。本专利技术的有益效果是：该移位寄存器单元及其相应的驱动方法，通过在复位阶段和保持阶段设置与输入阶段相同的输入信号Input，不需要下一级移位寄存器单元给上一级移位寄存器单元复位信号，而是通过自身电路结构实现自复位，使得该移位寄存器单元可实现持续复位，减弱上下移位寄存器单元的级联关系，功耗低，信号线数量少，简化电路结构和布局布线。附图说明图1为现有的栅极驱动电路的级联示意图；图2为本专利技术实施例中的移位寄存器单元结构框图；图3为本专利技术实施例中移位寄存器单元的结构示意图；图4为本专利技术实施例中栅极驱动电路的时序图；图5为本专利技术实施例中栅极驱动电路的级联示意图；附图标识中：1－输入模块；2-输出模块；3-复位模块；4-复位控制模块。具体实施方式为使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图和具体实施方式对本专利技术移位寄存器单元及其驱动方法、栅极驱动电路及其驱动方法和显示基板作进一步详细描述。由于栅极驱动电路必须保证像素具备一定的充电时间，因此需要设置一些低电平或高电平的保持点；另外，如图1所示，各级移位寄存器单元通常级联连接后设置在显示区周边的非显示区，即对某一移位寄存器单元而言，采用上一级的输出信号作为输入信号、下一级的输出信号作为复位信号，各级间互相紧密关联。上述的原因导致GOA的面积和功耗的增加，阻碍了窄边框的实现。随着科技的进步和生产力的发展，对于栅极驱动电路的稳定性、功耗和窄边框的需求越来越高，欲实现这些的功能，改变电路结构、减少GOA电路的TFT数量和信号线数目是最直接的路径。本实施例针对现有技术中的移位寄存器单元的复位信号通常由上一个移位寄存器单元提供导致浪费GOA的面积和增加功耗的问题，提供一种移位寄存器单元通过自身电路结构实现自复位，不需要下一个移位寄存器单元给上一个移位寄存器单元复位信号，功耗低，信号线数量少，简化电路结构和布局布线。如图2所示，该移位寄存器单元包括输入模块1、输出模块2、复位模块3和复位控制模块4，其中：输入模块1，连接输出模块2、输入信号端和第一时钟信号端，用于在第一时钟信号端的第一时钟信号CLKA的控制下将输入信号Input输出至上拉节点PU；输出模块2，连接输出端和第二时钟信号端，用于在上拉节点PU的电位的控制下，将第二时钟信号端的第二时钟信号CLKB输出至输出端；复位模块3，连接输出端、下拉节点PD、上拉节点PU和第一电平信号端，用于在下拉节点PD的电位的控制下，复位上拉节点PU和输出端的电位；复位控制模块4，分别连接下拉节点PD、输入信号端、第一时钟信号端和第一电平信号端，用于控制下拉节点PD的电位，以复位上拉节点PU和输出端的电位至第一电平信号VGL。该移位寄存器单元中，输入模块1与输出模块2的连接点为上拉节点PU，复位控制模块4与复位模块3的连接点本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，其特征在于，包括输入模块、输出模块、复位模块和复位控制模块，其中：所述输入模块，连接所述输出模块、输入信号端和第一时钟信号端，用于在所述第一时钟信号端的第一时钟信号的控制下将输入信号输出至上拉节点；所述输出模块，连接输出端和第二时钟信号端，用于在上拉节点的电位的控制下，将所述第二时钟信号端的第二时钟信号输出至所述输出端；所述复位控制模块，分别连接所述下拉节点、输入信号端、所述第一时钟信号端和所述第一电平信号端，用于控制下拉节点的电位；所述复位模块，连接所述输出端、下拉节点、上拉节点和第一电平信号端，用于在下拉节点的电位的控制下，复位所述上拉节点和所述输出端的电位。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括输入模块、输出模块、复位模块和复位控制模块，其中：所述输入模块，连接所述输出模块、输入信号端和第一时钟信号端，用于在所述第一时钟信号端的第一时钟信号的控制下将输入信号输出至上拉节点；所述输出模块，连接输出端和第二时钟信号端，用于在上拉节点的电位的控制下，将所述第二时钟信号端的第二时钟信号输出至所述输出端；所述复位控制模块，分别连接所述下拉节点、输入信号端、所述第一时钟信号端和所述第一电平信号端，用于控制下拉节点的电位；所述复位模块，连接所述输出端、下拉节点、上拉节点和第一电平信号端，用于在下拉节点的电位的控制下，复位所述上拉节点和所述输出端的电位。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括第一晶体管和第二晶体管，其中：所述第一晶体管，其控制极和第一极与所述输入信号端连接，其第二极与所述第二晶体管的第一极连接；所述第二晶体管，其控制极与第一时钟信号端连接，其第二极与所述上拉节点连接。3.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括第三晶体管和第一电容，其中：所述第三晶体管，其控制极与所述上拉节点连接，其第一极与所述第二时钟信号端连接，其第二极与输出端连接，所述第一电容，其第一端与所述第三晶体管的控制极连接，其第二端与所述第三晶体管的第二极连接。4.根据权利要求1所述的栅极驱动电路，其特征在于，所述复位模块包括第四晶体管和第七晶体管，其中：所述第四晶体管，其控制极与所述下拉节点连接，其第一极与所述输出端连接，其第二极与所述第一电平信号端连接；所述第七晶体管，其控制极与所述下拉节点连接，其第一极与所述上拉节点连接，其...

【专利技术属性】
技术研发人员：冯思林，孙丽，王迎，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京,11