数据储存装置与数据处理方法制造方法及图纸

本发明专利技术涉及一种数据储存装置与数据处理方法，包括一存储器装置以及一存储器控制器。存储器控制器耦接存储器装置，用以存取存储器装置，并建立一实体地址至逻辑地址对照表以及一逻辑地址群组记录表。实体地址至逻辑地址对照表包含了连续的实体地址及其对应的逻辑地址。逻辑地址群组记录表标注了多个逻辑地址群组的状态。每一个逻辑地址群组的状态用来表示实体地址至逻辑地址对照表中是否有记录位于该逻辑地址群组之中的任一逻辑地址。逻辑地址群组记录表包含多个维度的群组位元，逻辑地址群组记录表利用多个群组位元区别不同的逻辑地址群组。当存储器控制器接收用以要求将一第一特定逻辑地址的数据写入至存储器装置的一写入命令时，存储器控制器根据第一特定逻辑地址决定出第一特定逻辑地址于各维度所对应的群组位元，并且对应地设定等群组位元的一数位值。

Data Storage Device and Data Processing Method

【技术实现步骤摘要】
数据储存装置与数据处理方法
本专利技术有关于一种数据处理方法，可有效提升数据储存装置的存取效能，并且大幅缩短搜寻出所需的实体地址的时间。
技术介绍
随着数据储存装置的科技在近几年快速地成长，许多数据储存装置，如符合SD/MMC规格、CF规格、MS规格与XD规格的记忆卡、固态硬碟、嵌入式多媒体记忆卡(embeddedMultiMediaCard，缩写为eMMC)以及通用快闪存储器储存(UniversalFlashStorage，缩写为UFS)已经广泛地被应用在多种用途上。因此，在这些数据储存装置上，有效率的存取控制也变成一个重要的议题。在数据储存装置操作的过程中通常会在本身的缓冲存储器中储存一实体地址至逻辑地址对照表或是至少一个逻辑地址至实体地址对照表，而在存储器控制器接收到一读取命令时可以从上述对照表搜寻出所需的实体地址。然而，随着区块的大小增加及所包含的数据页也跟着变多的情形下，上述对照表的大小也会大幅增加，因此搜寻出所需的实体地址的时间也会增加许多，因此影响到数据储存装置的存取效能。有鉴于此，本专利技术提出一种数据处理方法，可有效提升数据储存装置的存取效能，并且大幅缩短搜寻出所需的实体地址的时间。
技术实现思路
本专利技术揭示一种数据储存装置，包括一存储器装置以及一存储器控制器。存储器控制器耦接存储器装置，用以存取存储器装置，并建立一实体地址至逻辑地址对照表以及一逻辑地址群组记录表。实体地址至逻辑地址对照表包含了连续的实体地址及其对应的逻辑地址。逻辑地址群组记录表标注了多个逻辑地址群组的状态。每一个逻辑地址群组的状态用来表示实体地址至逻辑地址对照表中是否有记录位于该逻辑地址群组之中的任一逻辑地址。逻辑地址群组记录表包含多个维度的群组位元，逻辑地址群组记录表利用多个群组位元区别不同的逻辑地址群组。当存储器控制器接收用以要求将一第一特定逻辑地址的数据写入至存储器装置的一写入命令时，存储器控制器根据第一特定逻辑地址决定出第一特定逻辑地址于各维度所对应的群组位元，并且对应地设定等群组位元的一数位值。本专利技术揭示一种数据处理方法，适用于一数据储存装置，数据储存装置包括一存储器装置以及一存储器控制器，存储器控制器耦接存储器装置，用以存取存储器装置，该方法包括：建立一实体地址至逻辑地址对照表，其中实体地址至逻辑地址对照表包含了连续的实体地址及其对应的逻辑地址；建立一逻辑地址群组记录表，其中逻辑地址群组记录表标注了多个逻辑地址群组的状态，每一个逻辑地址群组的状态用来表示实体地址至逻辑地址对照表中是否有记录位于逻辑地址群组之中的任一逻辑地址，并且其中逻辑地址群组记录表包含多个维度的群组位元，逻辑地址群组记录表利用多个群组位元区别不同的逻辑地址群组；接收用以要求将一第一特定逻辑地址的数据写入至存储器装置的一写入命令；以及根据第一特定逻辑地址决定出第一特定逻辑地址于各维度所对应的群组位元，并且对应地设定等群组位元的一数位值。附图说明图1是显示根据本专利技术的一实施例所述的存储器装置的示意图。图2是显示根据本专利技术的一实施例所述的存储器装置及对应的实体地址至逻辑地址对照表的示意图。图3是显示根据本专利技术的一实施例所述的逻辑地址至实体地址对照表的示意图。图4是显示根据本专利技术的一实施例所述的逻辑地址群组记录表所记录的逻辑地址群组示意图。图5是显示根据本专利技术的一实施例所述的逻辑地址群组记录表示意图。图6是显示根据本专利技术的一实施例所述的于数据储存装置应用多维度的逻辑地址群组记录表的对应数据处理方法流程图。图7A与7B是显示根据本专利技术的一实施例所述的二维逻辑地址群组记录表的各维度的群组位元与逻辑地址群组编号示意图。图8A与8B是显示根据本专利技术的一实施例所述的三维逻辑地址群组记录表的各维度的群组位元与逻辑地址群组编号示意图。图9是显示根据本专利技术一实施例所述的存取存储器装置的流程图。符号说明100-数据储存装置；110-存储器控制器；112-微处理器；112M-只读存储器；112C-程序码；114-控制逻辑；116-缓冲存储器；118-界面逻辑；120-存储器装置；130-主机装置；132-编码器；134-解码器；200-实体地址至逻辑地址对照表；210、220-快闪存储器芯片；310_1、310_2-逻辑地址至实体地址对照表；400、500-逻辑地址群组记录表；B_0、B_M-存储器区块；Bit_0、Bit_1、Bit_2、Bit_3、Bit_4、Bit_5、Bit_6、Bit_7、*Bit_0、*Bit_1、*Bit_2、*Bit_3、*Bit_4、*Bit_5、*Bit_6、*Bit_7、*Bit_7、**Bit_0、**Bit_1、**Bit_2、**Bit_3-群组位元；LBA_0、LBA_1、LBA_2、LBA_5、LBA_6、LBA_7、LBA_100、LBA_255、LBA_256、LBA_257、LBA_258、LBA_350、、LBA_500、LBA_511-逻辑地址；P0、P1、P2、P3、P4、P5、PN-数据页；Section_0、Section_1、Section_2、Section_7、Section_8、Section_9、Section_10、Section_15、Section_16、Section_17、Section_18、Section_31、Section_56、Section_57、Section_58、Section_63-逻辑地址群组。具体实施方式为让本专利技术的目的、特征和优点能更明显易懂，下文特举出本专利技术的具体实施例，并配合附图，作详细说明如下。目的在于说明本专利技术的精神而非用以限定本专利技术的保护范围，应理解下列实施例可经由软件、硬件、固件、或上述任意组合来实现。图1是显示根据本专利技术的一实施例所述的数据储存装置100的示意图。数据储存装置100包括一存储器装置120，例如，一快闪存储器(FlashMemory)模组，以及一存储器控制器110，且存储器控制器110用来存取(Access)存储器装置120。根据本专利技术一实施例，存储器控制器110包含一微处理器112、一只读存储器(ReadOnlyMemory，ROM)112M、一控制逻辑114、一缓冲存储器116、与一界面逻辑118。只读存储器112M用来储存一程序码112C，而微处理器112则用来执行程序码112C以控制对存储器装置120的存取。控制逻辑114包含了一编码器132以及一解码器134，其中编码器132用来对写入到存储器装置120中的数据进行编码以产生对应的校验码(或称，错误更正码(ErrorCorrectionCode)，ECC)，而解码器134用来将从存储器装置120所读出的数据进行解码。于典型状况下，存储器装置120包含了多个快闪存储器芯片，而每一个快闪存储器芯片包含多个存储器区块(Block)，而该控制器(例如，透过微处理器112执行程序码112C的存储器控制器110)对存储器装置120进行抹除数据运作是以区块为单位来进行。另外，一存储器区块可记录(包含)特定数量的数据页(Page)，其中该控制器(例如，透过微处理器112执行程序码112C的存储器控制器110)对存储器装置120进行写入数据的运作是以数据页为单位来进行写入。实作上，透本文档来自技高网...

【技术保护点】
1.一种数据储存装置，包括：一存储器装置；以及一存储器控制器，耦接该存储器装置，用以存取该存储器装置，并建立一实体地址至逻辑地址对照表以及一逻辑地址群组记录表，其中该实体地址至逻辑地址对照表包含了连续的实体地址及其对应的逻辑地址，其中该逻辑地址群组记录表标注了多个逻辑地址群组的状态，其中每一个逻辑地址群组的该状态用来表示该实体地址至逻辑地址对照表中是否有记录位于该逻辑地址群组之中的任一逻辑地址，并且其中该逻辑地址群组记录表包含多个维度的群组位元，该逻辑地址群组记录表利用多个群组位元区别不同的逻辑地址群组，并且其中当该存储器控制器接收用以要求将一第一特定逻辑地址的数据写入至该存储器装置的一写入命令时，该存储器控制器根据该第一特定逻辑地址决定出该第一特定逻辑地址于各维度所对应的该群组位元，并且对应地设定这些群组位元的一数位值。

【技术特征摘要】
2018.01.19 TW 1071020321.一种数据储存装置，包括：一存储器装置；以及一存储器控制器，耦接该存储器装置，用以存取该存储器装置，并建立一实体地址至逻辑地址对照表以及一逻辑地址群组记录表，其中该实体地址至逻辑地址对照表包含了连续的实体地址及其对应的逻辑地址，其中该逻辑地址群组记录表标注了多个逻辑地址群组的状态，其中每一个逻辑地址群组的该状态用来表示该实体地址至逻辑地址对照表中是否有记录位于该逻辑地址群组之中的任一逻辑地址，并且其中该逻辑地址群组记录表包含多个维度的群组位元，该逻辑地址群组记录表利用多个群组位元区别不同的逻辑地址群组，并且其中当该存储器控制器接收用以要求将一第一特定逻辑地址的数据写入至该存储器装置的一写入命令时，该存储器控制器根据该第一特定逻辑地址决定出该第一特定逻辑地址于各维度所对应的该群组位元，并且对应地设定这些群组位元的一数位值。2.如权利要求1所述的数据储存装置，其特征在于，该逻辑地址群组记录表利用这些群组位元所对应的该数位值来表示各逻辑地址群组的状态。3.如权利要求1所述的数据储存装置，其特征在于，该逻辑地址群组记录表包含至少一第一维度之一或多个群组位元以及一第二维度之一或多个群组位元，并且其中当该存储器控制器接收一读取命令以要求读取该存储器装置中的一数据时，该存储器控制器根据该读取命令所包含的一第二特定逻辑地址取得该第二特定逻辑地址于该第一维度所对应的一第一群组位元以及于该第二维度所对应的一第二群组位元。4.如权利要求3所述的数据储存装置，其特征在于，该存储器控制器还根据该逻辑地址群组记录表中所记录的该第一群组位元的该数位值及该第二群组位元的该数位值判断该实体地址至逻辑地址对照表中是否有记录位于该第二特定逻辑地址所属的该逻辑地址群组之中的任一逻辑地址，以决定是否搜寻该实体地址至逻辑地址对照表。5.如权利要求4所述的数据储存装置，其特征在于，当该第一群组位元的该数位值及该第二群组位元的该数位值均被设定为一既定数值时，该存储器控制器决定搜寻该实体地址至逻辑地址对照表，以得到与该第二特定逻辑地址相对应的一特定实体地址，以供自该存储器装置中读取该数据。6.如权利要求1所述的数据储存装置，其特征在于，该每一个逻辑地址群组包含了一逻辑地址范围，且该逻辑地址范围相同于该存储器装置所使用的一逻辑地址至实体地址对照表的范围。7.如权利要求1所述的数据储存装置，其特征在于，该第一特定逻辑地址包含多个位元，该存储器控制器根据不同的位元计算出该第一特定逻辑地址于不同维度所对应的这些群组位元。8.一种数据...

【专利技术属性】
技术研发人员：林轩平，梁嘉旗，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾,71