逆流防止电路以及电源电路制造技术

本发明专利技术涉及逆流防止电路以及电源电路。逆流防止电路具备：在被供给电源电压的输入端子和将输出电压从输出端子输出的由p沟道MOS晶体管构成的输出级晶体管之间插入的p沟道MOS晶体管的、逆流防止晶体管；以及在输出电压超过电源电压时使逆流防止晶体管从导通成为截止的逆流防止控制部，逆流防止控制部具有：由耗尽型的p沟道MOS晶体管构成的、源极连接于输出端子、栅极连接于输入端子的、第一晶体管；以及由耗尽型的p沟道MOS晶体管构成的、源极和栅极与第一晶体管的漏极和逆流防止晶体管的栅极连接、漏极接地的第二晶体管。

Countercurrent Prevention Circuit and Power Supply Circuit

【技术实现步骤摘要】
逆流防止电路以及电源电路
本专利技术涉及逆流防止电路以及电源电路。
技术介绍
在输入电压比输出电压高的状态下使用降压型的电压调节器。可是，根据使用条件和电路结构，输出电压比输入电压高，存在电流从输出端子逆流的可能性。将这样的电流称为逆流电流。因此，存在以使不向电压调节器的输出级的MOS晶体管流动逆流电流的方式当感测输出电压比输入电压高时使上述MOS晶体管为截止状态的结构（例如，参照专利文献1）。在图6的以往例中，当作为p沟道MOS晶体管的逆流防止晶体管106为导通时，输出电压Vout上升，在成为的情况下，即，在与将作为输入电压的电源电压VDD与作为p沟道MOS晶体管的输出级晶体管102的漏极-背栅间的寄生二极管的正向电压Vf相加后的电压相比输出电压Vout高的情况下，逆流电流经由寄生二极管向电压调节器内部流入。因此，采用了以下结构：将由PMOS晶体管10和NMOS晶体管11构成的逆变器电路的输出向逆流防止晶体管106的栅极供给，在成为以下的（2）式的电压关系的情况下，使逆流防止晶体管106为截止。。在此，在上述（2）式中，阈值电压Vth（inv）为由PMOS晶体管10和NMOS晶体管11构成的逆变器电路的阈值电压。利用该结构，即使输出电压Vout比作为输入电压的电源电压VDD高，也能够防止针对电压调节器内部的逆流电流。现有技术文献专利文献专利文献1：日本特开平10-341141号公报。专利技术要解决的课题上述的专利文献1被设计为正向电压Vf与阈值电压Vth（inv）为同样的电压。可是，由于工艺或温度特性的偏差而存在阈值电压Vth（inv）为比正向电压Vf高的电压的情况。在该情况下，认为以下的不等式（3）所示的状态产生。。即，输出电压Vout超过电源电压VDD和正向电压Vf的相加值，但是，该输出电压Vout为比电源电压VDD和阈值电压Vth（inv）的相加值低的状态。在上述的（3）式的状态下，即使输出电压Vout超过电源电压VDD和正向电压Vf的相加值，由于逆流防止晶体管106为导通状态，也不能防止逆流电流的流入，在电压调节器内部流入逆流电流。为了应对该状态，出于防止由工艺或温度特性造成的（3）式所示的状态的产生的目的，需要追加进行使阈值电压Vth（inv）比正向电压Vf低的控制的工序，电压调节器的制造成本上升。
技术实现思路
本专利技术是鉴于这样的情况而完成的，目的在于提供在不追加进行工艺的控制或管理的工序的情况下抑制由工艺或温度特性造成的影响来防止逆流电流的逆流防止电路以及电源电路，所述工艺用于使输出级晶体管的寄生二极管的正向电压（Vf）和进行输出电压的检测的逆变器电路的阈值电压（Vth（inv））为不流动逆流电流的状态。用于解决课题的方案本专利技术的一个方式的逆流防止电路的特征在于，具备：逆流防止晶体管，为在被供给电源电压的输入端子与将规定的输出电压从输出端子输出的p沟道MOS晶体管即输出级晶体管之间串联地插入的p沟道MOS晶体管；以及逆流防止控制部，在所述输出电压超过所述电源电压的情况下，使所述逆流防止晶体管从导通状态成为截止状态，所述逆流防止控制部具有：第一晶体管，为耗尽型的p沟道MOS晶体管，源极连接于所述输出端子，栅极连接于所述输入端子；以及第二晶体管，为耗尽型的p沟道MOS晶体管，源极与自身的栅极、所述第一晶体管的漏极和所述逆流防止晶体管的栅极的各个连接，漏极接地。专利技术效果根据本专利技术，能够提供在不追加进行工艺的追加或管理的工序的情况下抑制由工艺或温度特性造成的影响来防止逆流电流的逆流防止电路以及电源电路，所述工艺用于使输出级晶体管的寄生二极管的正向电压（Vf）和进行输出电压的检测的逆变器电路的阈值电压（Vth（inv））为不流动逆流电流的状态。附图说明图1是示出使用了本专利技术的第一实施方式的逆流防止电路的电源电路即电压调节器（voltageregulator）的概略框图。图2是示出本专利技术的第二实施方式的逆流防止电路的概略框图。图2a是示出本专利技术的第二实施方式中的逆流防止控制部的结构例的概略框图。图2b是示出本专利技术的第二实施方式中的PN结元件的结构例的概略框图。图3是示出本专利技术的第三实施方式的逆流防止电路的概略框图。图4是示出本专利技术的第四实施方式的逆流防止控制部的概略框图。图5是示出使用了本专利技术的第五实施方式的逆流防止控制部的电源电路的概略框图。图6是示出使用了以往的逆流防止电路的电源电路即电压调节器的结构的概略框图。具体实施方式<第一实施方式>以下，参照附图来对本专利技术的第一实施方式进行说明。图1是示出使用了本专利技术的第一实施方式的逆流防止电路的电源电路即电压调节器的概略框图。在该概略框图中，电压调节器1具备：逆流防止电路100、差动放大电路101、输出级晶体管102、基准电源103的各个。逆流防止电路100具备逆流防止晶体管106和逆流防止控制部111。逆流防止控制部111具备由第一晶体管107和第二晶体管108的各个构成的恒定电流逆变器（inverter）109。以下，并未特别定义为耗尽（depletion）型的晶体管为增强（enhancement）型的晶体管。逆流防止晶体管106为p沟道型MOS晶体管，源极S连接于输入端子104，栅极G经由布线203连接于连接点P1，漏极D和背栅BG连接于输出级晶体管102的源极S和背栅BG。输出级晶体管102为p沟道型MOS晶体管，栅极G连接于差动放大电路101的输出端子，漏极D连接于输出端子105。差动放大电路101的+侧输入端子连接于输出端子105，-侧输入端子连接于基准电源103的+端子。基准电源103的-端子接地，+端子输出对输出电压Vout进行控制的基准电压。第一晶体管107为耗尽型的p沟道型MOS晶体管，源极S经由布线202连接于输出端子105，栅极G经由布线201连接于输入端子104，漏极D连接于连接点P1。第二晶体管108为耗尽型的p沟道型MOS晶体管，源极S和栅极G连接于连接点P1，漏极D接地。关于第一晶体管107和第二晶体管108，以同样的纵横比（aspectratio）形成栅极G，在源极S-漏极D间具有相同的电压电流特性。在上述的结构中，差动放大电路101将从基准电源103向-侧端子供给的基准电压Vref与从输出端子105向+侧端子供给的输出电压Vout比较。然后，差动放大电路101与比较结果对应地控制从输出端子对输出级晶体管102的栅极G供给的控制电压，以使输出电压Vout与基准电压Vref同等。由此，即使变更与输出端子105连接的负载的功耗，差动放大电路101也控制为使从输出级晶体管102输出的输出电压Vout总是与基准电压Vref同等。其结果是，电压调节器1作为恒定电压电源电路进行工作。以下，说明图1的逆流防止控制部111的工作。在恒定电流逆变器109中，如上述那样，第一晶体管107与第二晶体管108的各个的栅极G的纵横比相同，因此，作为逆变器的阈值电压Vth（inv）为“0”。即，将第二晶体管108的源极S和栅极G短路，栅极G和源极S间的电压为“0”。因此，第一晶体管107的漏极电流与第二晶体管108的漏极电流的各个的电流值相同的状态是：在第一晶体管107中向栅极G供给的电源电压VDD与向源极S供给的输出电压Vout本文档来自技高网...

【技术保护点】
1.一种逆流防止电路，其特征在于，具备：逆流防止晶体管，为在被供给电源电压的输入端子与将规定的输出电压从输出端子输出的p沟道MOS晶体管即输出级晶体管之间串联地插入的p沟道MOS晶体管；以及逆流防止控制部，在所述输出电压超过所述电源电压的情况下，使所述逆流防止晶体管从导通状态成为截止状态，所述逆流防止控制部具有：第一晶体管，为耗尽型的p沟道MOS晶体管，源极连接于所述输出端子，栅极连接于所述输入端子；以及第二晶体管，为耗尽型的p沟道MOS晶体管，源极与自身的栅极、所述第一晶体管的漏极和所述逆流防止晶体管的栅极的各个连接，漏极接地，利用所述第一晶体管的漏极的电压进行所述逆流防止晶体管的导通/截止控制。

【技术特征摘要】
2018.01.15 JP 2018-0041781.一种逆流防止电路，其特征在于，具备：逆流防止晶体管，为在被供给电源电压的输入端子与将规定的输出电压从输出端子输出的p沟道MOS晶体管即输出级晶体管之间串联地插入的p沟道MOS晶体管；以及逆流防止控制部，在所述输出电压超过所述电源电压的情况下，使所述逆流防止晶体管从导通状态成为截止状态，所述逆流防止控制部具有：第一晶体管，为耗尽型的p沟道MOS晶体管，源极连接于所述输出端子，栅极连接于所述输入端子；以及第二晶体管，为耗尽型的p沟道MOS晶体管，源极与自身的栅极、所述第一晶体管的漏极和所述逆流防止晶体管的栅极的各个连接，漏极接地，利用所述第一晶体管的漏极的电压进行所述逆流防止晶体管的导通/截止控制。2.根据权利要求1所述的逆流防止电路，其特征在于，被形成为所述第一晶体管与所述第二晶体管的各个的栅极的纵横比相等，当向所述第一晶体管的源极施加的所述输出电压超过向所述第一晶体管的栅极施加的所述电源电压时，所述第一晶体管的漏极的电压上升，使所述逆流防止晶体管为截止。3.根据权利要求1所述的逆流防止电路，其特征在于，还具备在所述输出端子与所述第一晶体管的源极之间沿正向插入的PN结元件。4.根据权利要求1所述的逆流防止电路，其特征在于，还具备在所述第一晶体管的漏极与所述逆流防止晶体管的栅极之间插入的波形整形电路。5.根据权利要求1所述的逆流防止电路，其特征在于，还具备：电阻，被插入到所述逆流防止晶体管的漏极和栅极间；以及电流控制部，被插入到所述逆流防止晶体管的栅极与所述第一晶体管的漏极之间，根据所述第一晶体管的漏极的电压对在所述电阻中流动的电流进行控制，所述电流控制部在所述输出电压超过所述电源电压的情况下使在所述电阻中流动的电流增加。6.根据权利要求1所述的逆流防止电路，其特征在于，在所述第二晶体管的漏极与接地之间并联地插入作为p沟道型的耗尽MOS晶体管的第三晶体管和开关的各个，关于所述第三晶体管，源极连接于所述第二晶体管的漏极，栅极连接于所述第二晶体管的栅极，漏极接地，所述开关与所述逆流防止晶体管一起被所述逆流防止控制部接通关断控制。7.根据权利要求2所述的逆流防止电路，其特征在于，还具备在所述输出端子与所述第一晶体管的源极之间沿正向插入的PN结元件。8.根据权利要求2所述的逆流防止电路，其特征在于，还具备在所述第一晶体管的漏极与所述逆流防止晶体管的栅...

【专利技术属性】
技术研发人员：富冈勉，
申请(专利权)人：艾普凌科有限公司，
类型：发明
国别省市：日本,JP